[发明专利]半导体集成电路器件

权利要求书

1．一种在半导体基片(21；51；61；81)上生产的半导体集成电路器件，包含：

基本的半导体子结构(SB)，该结构包含至少一个在所述半导体基片的第一部分上生产的并构成半导体集成电路一部分的电路构件(32；53；64)；及

非基本的半导体子结构(ISB)，其包括在所述半导体基片的第二部分上形成的底层(21/51/61/81的表面部分；42)；及

至少覆盖所述底层并具有到达所述底层的第一接孔(28b；60b；71b；88)的内层绝缘层(28；58/59；69/70；90)，其特征在于：

所述非基本半导体子结构还包含用在所述半导体集成电路器件生产过程中的附加图形(30；35/36；41；62；73；82)，还具有形成在所述内层绝缘层上的加工图形部分(30b；35；41a；62a；73a；83/85/86/87)，及穿过所述第一接孔从而与所述底层相固定的锚栓(30a；36；41b；62b；73b；92)。

2．根据权利要求1所述的半导体集成电路器件，其特征在于所述至少一个电路构件通过第二接孔(28a；60a；71a)，从而到达所述半导体基片的所述第一部分。

3．根据权利要求1所述的半导体集成电路器件，其特征在于所述至少一个电路构件为电容器(32；53；64)，包含：

形成在所述内层绝缘层上的第一电极(29；61；72)；

保持与所述第一电极接触的介电层(31)，及

保持与所述介电层接触的第二电极(CP)

4．根据权利要求3所述的半导体集成电路器件，其特征在于所述电容器与存取晶体管(27；52；63)一起构成动态随机存取存储器。

5．根据权利要求4所述的半导体集成电路器件，其特征在于所述存取晶体管具有形成在所述半导体基片的表面部分内的杂质区(25；56；67)，并通过形成在所述内层绝缘层内的第二接孔(28a；60a；71a)与所述第一电极的芯柱部分(29a)相连。

6．根据权利要求4所述的半导体集成电路器件，其特征在于所述用于形成所述第一电极的导电材料和用于形成所述附加图形的导电材料相同。

7．根据权利要求4所述的半导体集成电路器件，其特征在于所述所述电容器的所述第一电极(29)具有伸出到所述内层绝缘层(28)上的所述芯柱部分(29a)及与所述台阶部分合并的电荷积蓄部分(29b)。

8．根据权利要求7所述的半导体集成电路器件，其特征在于所述制作图形部分(30b)的结构与所述电荷积蓄部分(29b)相同。

9．根据权利要求4所述的半导体集成电路器件，其特征在于所述电容器(64)的所述第一电极(72)具有形成在所述内层绝缘层(69/70)上的柱状电荷积蓄部分(72a)并与所述芯柱部分合并。

10．根据权利要求9所述的半导体集成电路器件，其特征在于所述制作图形部分(73a)的结构与所述柱状电荷积蓄部分(72a)相同。

11．根据权利要求4所述的半导体集成电路器件，其特征在于所述电容器的所述第一电极具有与所述芯柱部分相连的半球形的粒状结构的电荷积蓄部分(100)。

12．根据权利要求1所述的半导体集成电路器件，其特征在于所述附加图形具有在光刻工艺中用于对准的对准标记(30；35；62；73；82；41)。

13．根据权利要求12所述的半导体集成电路器件，其特征在于所述

附加图形包含：

围绕所述非基本半导体子结构的第一长方形区域的外箱子图形(83)，及

具有与所述底层固定的多个箱标(85/86/87)并设置在所述第一长方形区域内的内箱子图形(84)。

14．根据权利要求13所述的半导体集成电路器件，其特征在于所述外箱子-图形被埋在所述内层绝缘层(90)内，所述多个箱标记(85/86/87)被设置在套在第一长方形区域内的第二长方形区域的可视边缘部分。

15．根据权利要求1所述的半导体集成电路器件，其特征在于所述附加图形具有用于检测的标记，用于检测所述半导体集成电路器件是否存在缺陷。