[发明专利]数据处理器

说明书

本发明涉及一种具有总线线路的数据处理器，通过它可在几个内部电路之中进行数据交换。

在一传统的具有这种总线线路的数据处理器中，为每个内部电路提供一三态缓冲器，它输出一高阻输出态，而不是高和低逻辑状态，并且仅有一个三态缓冲器被允许专门驱动总线线路，以便不会有多个内部电路的输出数据在总线上相冲突。

图5是一方块图，示出了一传统的具有总线线路的数据处理器的部分结构，其中，数据处理器的内部电路，如一指令处理器，一取指令单元，一高速缓冲存储器或一主存储器，是由连接到总线线路上的内部电路11至15来表示的。

在每个内部电路11至15中，都提供有一三态缓冲器，它把内部电路11至15的各输出数据时分地连接到总线线路上，并受一输出允许信号的控制，该信号是根据从一总线控制器6提供给各内部电路的一总线使用允许信号的激活状态产生的，以允许总线的专门使用。连接到总线线路的输出数据通过总线线路直接提供给每个内部电路11至15。

总线控制器6负责根据从内部电路11至15接收到的总线使用请求信号调节总线的使用，并使其中一个总线使用允许信号分别连接到每个内部电路11至15上。

每个内部电路11至15通过根据从总线控制器6发出的总线使用允许信号产生的输出允许信号来控制其三态缓冲器，并且总线使用允许信号所启动的内部电路的三态缓冲器被允许专门驱动32信号线的总线线路。这样，在内部电路11至15间的数据交换通常是利用总线线路进行的。

然而，在传统的数据处理器中，每个总线必须接线以和每个内部电路的三态缓冲器相连。因此，当内部电路的数量增加时，总线线路不可避免地会变长，并且它们的寄生电容会变大。在高度集成电路中布线宽度很窄，因此，较长的总线带来较高的布线电阻，成为通过总线进行的数据交换的传送滞后的一个因素，甚至当总线由具有较高扇出能力的晶体管驱动时，也会阻碍高速数据传送。

而且，在传统的数据处理器中，每个三态缓冲器的输出都被直接连接到总线线路。因此可能会有从不同的三态缓冲器的不同的输出的重叠，最终导致无效电流的消耗。

另外，必须给每个总线提供一上拉或下拉电路，以使当没有三态缓冲驱动总线线路时，防止它们左漂移。另外，总线的高阻抗可能引起电流流过三态缓冲器的输入级。

因此，本发明的一个主要目的是提供一种具有总线装置的数据处理器，由此高速数据交换可能稳定地进行而没有无效电流的消耗，从而克服了现有技术的问题。

为实现上述目的，根据本发明的数据处理器具有一总线装置，多个内部电路间的数据交换通过它进行。该总线装置包括多个总线选择器，通过总线串行连接成一回路。当连接到总线选择器上的内部电路没有启动一输出允许信号时，每个总线选择器输出从前一总线选择器提供的总线数据，作为提供给下一个总线选择器的总线数据，当内部电路启动输出允许信号时，每个总线选择器输出连接到总线选择器上的一个内部电路的输出数据作为提供给下一总线选择器的总线数据。

每个总线选择器包括：

一预选择器，当内部电路启动输出允许信号时用于选择连接到总线选择器上的一个内部电路的输出数据；和

一个选择器，当连接到总线选择器上的内部电路没有启动输出允许信号时，用于输出由上一个总线选择器提供的总线数据，作为提供个下一个总线选择器的总线数据；当连接到总线选择器上的内部电路启动输出允许信号时，输出由预选择器选择的数据。

因此，总线可分成较短的段，每段由一总线选择器驱动，和传统数据处理器比较起来，总线的布线电阻对总线数据的传送滞后会消除。

而且，每段总线都足以直接连接每相邻两个总线选择器。因此，当内部电路的数量增大时，总线线路的总布线长度比传统数据处理器短，因为传统数据处理器要连接到每个内部电路的三态缓冲器上。因此，连接内部电路的数据通道的布线电阻和寄生电容会减小，从而使得总线数据的高速传送，以及集成电路的紧密与小空间布局。

结合下面的描述，要求以及附图，本发明的上述及其它目的，特征和优点会更为明显，附图中相同的数字表明相同或对应的部分。

图1是一方块图，示出了根据本发明一第一实施例的数据处理器的部分结构；

图2是一方块图，示出了图1的第一总线选择器7；

图3是一方块图，示出了根据本发明的一第二实施例的数据处理器的部分结构；

图4是一方块图，示出了图2的数据保持电路9的结构例子；和

图5是一方块图，示出了一传统的具有总线线路的数据处理器的部分结构。

下面，将参考附图描述本发明的优选实施例。