[发明专利]用于半导体集成电路的输入缓冲电路无效
| 申请号： | 99100198.2 | 申请日： | 1999-01-19 |
| 公开（公告）号： | CN1122279C | 公开（公告）日： | 2003-09-24 |
| 发明（设计）人： | 藤井彻 | 申请（专利权）人： | 日本电气株式会社 |
| 主分类号： | G11C11/407 | 分类号： | G11C11/407 |
| 代理公司： | 中科专利商标代理有限责任公司 | 代理人： | 朱进桂 |
| 地址： | 暂无信息 | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 用于 半导体 集成电路 输入 缓冲 电路 | ||
【说明书】：
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于日本电气株式会社，未经日本电气株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/99100198.2/2.html，转载请声明来源钻瓜专利网。
- 上一篇：滑板锁
- 下一篇：可紫外光固化的组合物以及采用该组合物的产品
