[发明专利]改进的多晶硅－硅化物

说明书

本发明总体上涉及半导体制造，更具体地说，涉及具有多晶硅-硅化物(polycide)栅极的晶体管。

在器件制造中，绝缘，半导电和导电层形成于一衬底上。这些层被构图以产生图形(features)和间隔(spaces)。这些图形和间隔被构图以形成器件，诸如晶体管，电容和电阻。然后将这些器件内部连接以实现一个期望的电子功能，产生一个集成电路(IC)。

为减小表面电阻，一金属氧化物半导体(MOS)晶体管采用一多晶硅-硅化物栅。该多晶硅-硅化物栅包括在重掺杂多晶硅(poly)之上的金属硅化物，比如钨硅化物(WSi_x)。典型地，该多晶硅掺杂有磷(P)。该多晶硅应包括一高度掺杂浓度以降低其表面电阻。

然而，重掺杂多晶硅之上的金属硅化物存在化学配化的控制问题，表现出一富金属的界面。富金属界面是不期望的，因为它不耐受后续的热过程。结果，该界面被氧化。氧化引起表面粗糙，而且，在某些情况下会引起硅化物薄膜的脱层。传统地，富金属界面的不利影响是通过在重掺杂多晶硅和金属硅化物之间提供一本征(无掺杂)层来避免的。无掺杂多晶硅层的添加增大了栅堆积的高度，增大了栅堆积的高宽比(aspect ratio)。降低基本图形尺寸(groundrule)进一步增大高宽比，会导致工艺(生产)问题。而且，添加无掺杂多晶硅层也会增大栅电阻，它使器件性能降低。避免富金属界面的另一技术是降低多晶硅的掺杂浓度。典型地，多晶硅层磷的浓度应保持在10²⁰原子/立方厘米以下。这一技术也会不希望地增大栅电阻。

从上面的描述中可知，希望提供一种具有减小的表面电阻的可靠的多晶硅-硅化物栅。

本发明的目的是提供可形成具有减小的厚度和较低的表面电阻的可靠的栅极导体的一种用于形成DRAM的方法、一种包括多晶硅-硅化物栅的晶体管和一种制造半导体器件的方法。

为实现上述目的，本发明一方面提供一种用于形成一动态随机存取存储器(DRAM)的方法，该DRAM包括一具有多晶硅-硅化物栅的晶体管，此方法包括以下步骤：在衬底上形成一氧化物层；在氧化物层之上形成一多晶硅层；和在多晶硅层之上沉积一金属硅化物层，该金属硅化物层是用掺杂剂就地掺杂的，以减少多晶硅和金属硅化物层之间的富金属界面；和给氧化物，多晶硅和金属硅化物层构图以形成栅。

本发明另一方面提供一种包括一多晶硅-硅化物栅的晶体管，包括：一栅极氧化物层；一多晶硅层；和一就地掺杂的金属硅化物，金属硅化物中的掺杂剂减少了多晶硅和金属硅化物层之间的富金属界面。

本发明在一方面提供一种制造半导体器件的方法，包括：在一衬底上形成一多晶硅层；和在多晶硅层上沉积一金属硅化物层，该金属硅化物层是用掺杂剂就地掺杂的，以减少多晶硅和金属硅化物层之间的富金属界面。

根据本发明，减小的厚度和较低的表面电阻是通过在一掺杂多晶硅层之上沉积一就地(insitu)掺杂金属硅化物层来实现的。金属硅化物层中的掺杂剂减少了伴随富金属界面的问题。这允许沉积一金属硅化物层，而不需要一本征罩帽多晶硅层或要求多晶硅具有一较低的掺杂浓度。

通过以下结合附图对优选实施例的详细描述，本发明的上述以及其他目的、特征和优点会更清楚。附图中：

图1示出了一说明性的DRAM单元；

图2a-c显示了本发明的用于形成一多晶硅-硅化物栅叠层的一个实施例。

本发明涉及一种可靠的多晶硅-硅化物栅，它具有减小的表面电阻。为简化本发明的讨论，在上下文中结合一个存储器集成电路(IC)来描述，然而，本发明的覆盖面是很宽的，它适用于一般的集成电路。下面提供了对一DRAM单元的描述。

参考图1，显示了一沟槽电容型DRAM单元100。这样的沟槽电容DRAM单元，例如，在Nesbit等人的“A0.6μm² 256Mb Trench DRAM CellWith Self-Aligned Buried Strap(BEST),IEDM 93-627”中描述过，在此参考它来进行描述。尽管显示了一沟槽电容DRAM单元，本发明并不局限于此。例如，也可使用一堆积电容DRAM单元。典型地，这样的单元的矩阵是通过字线和位线内部连接以形成一DRAMIC。