[发明专利]存储器控制装置和存储器控制方法以及存储程序的媒体

说明书

本发明涉及存储器控制装置，存储器控制方法及存储实现该方法用的媒体，特别涉及对与动作时钟同步进行传送的动态随机存取存储器(Dynansic RandomAccess Memery,DRAM)即同步存储器(Synchrous DRAM,SDRAM)等因存取顺序而产生延迟的存储器进行控制的电路中，优化存取顺序、提高同步存储器实际的总线带宽的装置和方法及存储程序的媒体。

以往以来，有一种存储数据的装置即同步存储器。这种同步存储器由于能够指定传送与动作时钟同步连续传送数据的字符组(burst)，能够以1个时钟单位连续将是读写最小单位的规定位(bit)数(下面叫做字长)预先指定的次数(下面叫做字符组长度)，因此使用非常方便。

图27表示一般的同步存储器存储区分布图。一般同步存储器的存储区按每个存储体划分。每个存储体由若干页构成。图27表示的同步存储器划分为分别由页0～页(n-1)一共n页构成的存储体0及存储体1两部分，各页分别由列0～列(m-1)一共m列构成。这惧“n”及“m”为1以上的整数。由于数据读写是以列为单位进行，因此字长等于1列的位数。例如，1列是8位，m为512,n为2048。

图28表示一般的同步存储器状态转移图。一般，同步存储器的每个存储体具有“读出放大器”，从图28也可以知道，在读出每列存储的数据时或在写入每列的数据时，要将包含应该读出或写入的列的页数据预先传送(激活)给该页所属存储体的读出放大器之后，再从该读出放大器进行读出(Read)或写入(Write)(下面将“读出”及“写入”简称为“存取”)。但是，当连续对同一存储体的同一页所含的列进行存取时，由于已经将相应的页传送给读出放大器，因此没有必要再一次传送。

另外，当对页A所含列A进行存取后对属于与页A相同存储体的页B所含的列B进行存取时，必须将预先保持页A对应数据的读出放大器内容又一次传送给页A(预充电后，将页B的数据传送给读出放大器(激活)。因而，当连续存取同一存储体但不同页所含的列时，由于必须预充电及激活，因此实际上传送速率降低了。

但是，由于同步存储器存储区划分为若干存储体，因此通过将连续存取的存储体设定为不同的存储体，在各存储体中当对其他存储体进行存取时进行预充电及激活，能够避免实际上传送速率的降低。

关于同步存储器，例如在“NEC数据表，MOS集成电路μPD4516421、4516821、45116161(资料编号：M10429JJVODSOO、发行年月：1995.8、NEC)”及“日本特开平6-76567号公报：半导体存储装置及同步型半导体存储装置”中有详细说明。作为高效控制这种高性能同步存储器的存储器控制装置，以往以来使用如下所示的装置。图29表示以往的存储器控制装置结构方框图的一例。在图29中，以往的存储器控制装置具有传送对象单元81、地址生成单元82、命令生成单元83、数据处理单元84及同步存储器85。

传送对象单元81为了在与同步存储器85之间进行数据传送，将起始地址、传送数据量及读/写等命令输出至地址生成单元82。地址生成单元82数据从传送对象单元81接受的命令，生成起始地址、字符组长度读/写等若干控制信号，输出至命令生成单元83。命令生成单元83根据从地址生成单元82接受的控制信号，生成时钟(clock,CLK)、行地址选通脉冲(row address strobe,RAS)、列地址选通脉冲(column address strobe,CAS)，写允许(write enable,WE)及地址指定等控制命令，控制同步存储器85及数据处理单元84。数据处理单元84根据从命令生成单元83接受的控制命令，将从同步存储器85的读数据传送给传送对象单元84，将写数据从传送对象单元81传送给同步存储器85。同步存储器85具有与上述一般的同步存储器同样的特征，利用从命令生成单元83得到的控制命令进行控制。

另外，作为高效控制这种高性能同步存储器的存储器系统，以往以来使用如下所示的系统。图3表示，以往的存储器系统结构图的一例。在图30中，以往的存储器系统具有传送对象单元231～233、仲裁器234、同步存储器控制单元235及同步存储器85。