[发明专利]基于请求的同步总线操作

说明书

本发明一般地涉及多处理机系统中的同步处理，尤其涉及多处理机系统总线上的同步总线操作的呈现。更为具体地，本发明涉及通过根据历史指令的执行信息在呈现到系统总线之前滤去不必要的同步总线操作的可选择同步。    

编写用于在多处理机数据处理系统上执行的软件的程序员经常需要或必须在指令执行流中设置充当处理边界的各个点，以确保在全部执行完第一代码段内的所有指令之前不执行相继代码段内的任何指令。当多处理机系统包括支持不按序的指令执行的超标量处理机时并且存储器相容性弱时，尤为如此。大多数常见商用处理机所支持的指令集包括用于设立这种处理边界的指令。例如，PowerPC^TM处理机系列中可由程序员使用以建立处理边界的指令是“同步”指令。同步指令管理指令执行的实施。在同步指令之前启动的所有指令看起来要在完成该同步指令之前得到完成，并且在该同步指令被完成之前看起来不会启动任何其后面的指令。这样，同步指令建立一个具有二个重要作用的边界：首先，指令流中在该同步指令之后的指令在指令流中该同步指令之前的所有指令完成前不会得到执行。其次，指令流中某同步指令之后的指令不会和该同步指令之前的指令一起为了不按序执行而重新排序。

在PowerPC^TM设备系列中，采用一个体系逻辑队列，以保存由对应处理机发出的但尚未得到执行的“体系”指令。这里，体系指令是那些可能影响存储层次并可由系统中的其它部件(其它处理机、超高速缓存等)理解的指令。它们实质上包括除了对可高速缓冲存储器空间装入/存储之外的任何影响存储层次的指令。PowerPC^TM系列中的例子包括：tlbi(翻译后援缓冲器无效)；tlbsync(翻译后援缓冲器同步)；dcbf(数据超高速缓存块刷新)；dcbst(数据超高速缓存块存储)；icbi(指令超高速缓存块无效)；以及对非超高速缓冲存储器(例如，存储器变换部件)的装入/存储。

同步指令影响可超高速缓存操作(常规装入和存储)及体系操作或受这二种操作影响。已经发出一条待决的可超高速缓存操作的处理机在待决的可超高速缓存操作未完成前不发出同步指令，处理机可从适当数据的回送确定这些操作的完成。在任何待决的可高速缓存操作完成前，处理机实质上阻止同步指令。

在执行体系操作所需的资源变成可使用之前，从本地处理机接收到的体系操作可在体系逻辑队列中排队。当体系逻辑队列不空下接收同步指令时，重试同步指令直至队列已排清。一旦本地体系逻辑队列已排清，为其它可能尚未完成它们的操作的部件把同步指令呈现在系统总线上。这样，在现行体系结构中，总是把同步指令呈现在系统总线上。由于从本地处理机接收同步指令的起始部件不具有和它自己过去的操作有关的用以判定它是否启动体系操作的历史信息，并且不具有和该部件内的体系操作状态有关的以便从系统总线窥探这些体系操作的信息，总是把同步操作做成为能在系统总线上可看见的。这样的窥探部件可以在一旦接收到体系逻辑操作下，当该操作实际已排队(已告知)时，回送完成该体系操作的指示。另外，体系操作通常不回送数据，仅包含“只有地址”的操作。从而起始部件没有用于滤去不必要的同步操作的任何基础，因为，即使当从本地处理机接收同步指令时该起始部件自己的体系队列是空的，该起始部件不具有任何判定存储层次的其它部件是否具有已窥探到的待决体系操作的手段。这样，尽管大多数时间下体系队列保持为相对是空的(因为相对不频繁地出现体系操作)，在系统总线上见到许多同步操作。在现行的体系结构下，同步类型的操作可消耗掉每100个系统总线周期中的一个周期。    

由于同步指令不能用技术扩缩，非常需要滤掉不必要的同步操作。随着技术的进步，尤其是部件尺寸的改进，数据处理系统的许多方面是可扩缩执行的。例如，可增加处理机内执行部件的数量以允许并行地执行更多的指令。可实现更大的超高速缓存，从而更多地命中超高速缓存及更少的不命中。与之相反，同步操作是不能扩缩的；从而随着技术的发展，和同步操作相关的代价更大。即使同步指令在全部运行期指令中的比例保持不变，由于更多的指令是被并行处理的，同步指令消耗掉可使用的处理机周期及带宽中的更大的一部分。另外，随着存储层次--同步指令影响其所有各层--变为更深，和每条同步指令相关的性能损失增加。

因此，需要提供一种机制，用于滤掉呈现在多处理机系统总线上的不必要的同步操作。若该机制允许根据接收同步指令的部件历史上所执行的指令和/或操作的类型选择性地同步应是有好处的。

从而，本发明的一个目的是为多处理机系统的同步处理提供一种改进的方法和设备。