[发明专利]时钟进一步达到脉冲编码调制传输网络的方法和网络单元无效
申请号: | 99102218.1 | 申请日: | 1999-02-14 |
公开(公告)号: | CN1238621A | 公开(公告)日: | 1999-12-15 |
发明(设计)人: | H·容克尔;T·明岑迈尔;P·斯彭内曼 | 申请(专利权)人: | 西门子公司 |
主分类号: | H04L25/38 | 分类号: | H04L25/38;H04Q7/30 |
代理公司: | 中国专利代理(香港)有限公司 | 代理人: | 马铁良,王忠忠 |
地址: | 联邦德*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 时钟 进一步 达到 脉冲 编码 调制 传输 网络 方法 单元 | ||
1.时钟脉冲进一步达到PCM传输网络中的方法,在该方法中,在一个网络单元内从其输入信号中选取输入线路脉冲,并在一个相位调节电路中从选取的输入线路脉冲中得出系统脉冲,其特征在于,输入线路脉冲作为读出脉冲直接供给输出端作为输出脉冲。
2.按照要求1的方法,其特征在于,用输入线路脉冲在输出端上的一个缓存存储器中实现读出。
3.按照要求2的方法,其特征在于,用系统脉冲在输出端上的缓存存储器中实现写入。
4.按照要求1至3之一的方法,其特征在于,用输入线路脉冲实施在输入端上的一个缓存存储器中的写入,用系统脉冲实施读出。
5.PCM传输网络的网络单元(NEE),具有一个输入端口(POI)、一个系统PLL(SPL)和一个输出端口(POO),其中,由一个输入端口的脉冲提取器(PPL)把用于得出系统脉冲(syt)的输入线路脉冲(est)供给系统PLL,其特征在于,输入线路脉冲(est)作为读出脉冲直接供给输出端口(POO)。
6.按照要求5的网络单元,其特征在于,输出端口(POO)具有一个缓存存储器(EMO),输入线路脉冲(est)作为读出脉冲被供给该存储器。
7.按照要求6的网络单元,其特征在于,系统脉冲(syt)作为写入脉冲被供给输出端口(POO)的缓存存储器(EMO)。
8.按照要求5至7之一的网络单元,其特征在于,输入端口(POI)具有一个缓存存储器(EMI),作为写入脉冲的输入线路脉冲(est)和作为读出脉冲的系统脉冲(syt)被供给该存储器。
9.按照要求5至8之一的网络单元,其特征在于,由端口PLL(PLL)形成脉冲提取器。
10.按照要求9网络单元,其特征在于,端口PLL(PPL)具有10Hz数量级的极限频率。
11.按照要求5至10之一的网络单元,其特征在于,系统PLL(SPL)具有200μHz数量级的极限频率。
12.按照要求5至11之一的网络单元(NEE),其特征在于,该网络单元作为在一个移动无线通信网的链或环中的基站形成。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于西门子公司,未经西门子公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/99102218.1/1.html,转载请声明来源钻瓜专利网。
- 上一篇:滑锯
- 下一篇:制备2-芳基-5-(全氟烷基)吡咯化合物的方法