[发明专利]用多数决定法的过采样型时钟恢复电路

说明书

本发明涉及从输入数据信号中取出时钟信号的时钟恢复电路，尤其涉及用不同相位的多个时钟信号进行采样的过采样型时钟恢复电路。

近年来，推出了数据传输用的G比特以太网和光纤信道这样的高速协议。为此目的，对于在高速传输中从数据信号中取出时钟信号的时钟恢复电路和在内部时钟信号与传输的时钟信号之间形成同步频率的PLL电路需要高速的数据处理，为适应这一要求，1996年IEEE国际固态电路讨论会上公布了一种过采样型时钟恢复电路，在该电路中用多个具有内部电路产生的相位差的时钟信号对传输的数据信号进行采样。

图1是说明在常规实例中公布的时钟恢复电路框图。数字信号提供给八个相位比较器DIPD0至DIPD7，固定延迟电路FD输出的有固定延迟的24个时钟信号中的每3个时钟信号分别提供给各相位比较器TIPD，并检测提供的数据信号和三个时钟信号间的相位状态。

当数据信号比时钟信号滞后时，相位比较器TIPD检测时钟信号相位的超前量，把作为电路一个输出的dn信号置为允许状态，把作为电路另一个输出的up信号置为禁止状态。同样，当检测时钟信号的相位延迟时，相位比较器TIPD把up信号置为允许状态，把dn信号置为禁止状态。图2A至图2F表示锁定状态。在这种情况下，如图2A至图2D所示，时钟信号的相位没有滞后或超前。因此，up信号和dn信号都置为禁止状态，如图2E和图2F所示。另一方面，图3A至图3D说明时钟信号的滞后状态。此时，把up信号置为如图3E所示的允许状态，把dn信号置为图3F所示的禁止状态。在时钟信号超前的情况下，把up信号置为禁止状态，把dn信号置为允许状态。

当up信号置为允许状态时，各电荷泵CP0至CP7的输出电压提高，当dn信号置为允许状态时，各电荷泵CP0至CP7的输出电压降低。电荷泵CP0至CP7的输出电压输入给低通滤波器LPF，并且LPF对这些输入电压的变化进行累积，低通滤波器LPF的输出电压和电压控制振荡器VCO输出的参考时钟信号提供给可变延迟电路VD。可变延迟电路VD按照低通滤波器LPF输出电压将参考时钟信号延迟，可变延迟电路VD的输出提供给固定延迟电路FD，固定延迟电路FD产生与提供的时钟信号有固定延迟的24个时钟信号。

按照这个方法，在常规时钟恢复电路中，各八个相位比较器TIP0至TIP7检测时钟信号相位的超前或滞后状态，将up和dn信号置为允许状态。结果，与电荷泵CP一致的输出电压升高或降低。因此，可变延迟电路VD根据低通滤波器LPF的输出电压延迟参考时钟信号，固定延迟电路FD按照延迟参考信号产生24个时钟信号。结果，各相位比较器TIPD0至TIPD7中的时钟信号的相位超前或滞后状态被置为满足要求的状态，以便执行适当的数据信号的采样。

然而，在常规时钟恢复电路中存在这样一个问题，即由于受时钟恢复电路中的布线结构设计的影响，当24个时钟信号之间产生相位差时，不能正确地执行数据采样，特别是当提供给相位比较器TIPD的三个时钟信号间产生相位差时，不能正确地执行数据采样。例如，当图3D所示的三个时钟信号中的一个时钟信号产生相移(滞后)时，相位比较器TIPD检测时钟滞后状态，以便将up信号置为允许状态。由于这个原因，电荷泵CP接收允许状态的up信号，并且固定延迟电路FD延迟24个时钟信号。结果，在包括其他相位比较器TIPD的整个时钟恢复电路中，不能正确执行数据采样。

除所述常规实例外，在日本未决专利申请(JP-A-Showa 61-145945)中公布了一种数字信号接收装置。在这个参考文献中，数字信号接收装置包括还原部分、多数决定部分和转换部分。还原部分重新产生有基本时钟信号频率fr的时钟信号，和n(n为大于或等于3的正整数)倍于锁定为数字还原信号相位的基本时钟信号频率fr的频率。多数决定部分根据nfr时钟信号，在数字还原信号的某一位取出n个采样值，并在该位期间确定多数一方的n个采样值的二进制数值。转换部分将该确定值的宽度转换为1/fr。因此，数字还原信号在数字还原信号的基本时钟fr的单元中被整形。

在日本未决专利申请(JP-A-Showa 61-214842)中还公开了数据采样转换电路。在这个参考文献中，数据采样转换电路包括时钟还原电路、分频电路和决定电路。时钟还原电路按照字符复用信号码还原时钟脉冲，分频电路按第1至第n个频率对时钟还原信号分频，并且产生不同相位的采样脉冲。决定电路按照n个采样脉冲执行字符复用信号码的采样，并且不论数字信号是高电平还是低电平，根据m个连续采样结果的多数决定进行确定。