[发明专利]改进的动态随机存取存储电路及其方法

权利要求书

1．具有穿层结构的存储电路，其中存储电路的字线包括穿层到其阻抗高于低阻抗导体的栅极导体部分的低阻抗导体，包括：

存储单元阵列，在其上具有通常沿第一方向配置的位线，和通常沿基本垂直于第一方向的第二方向配置的字线；

阵列读出放大器区域，配置在通常沿第一方向的存储单元阵列附近，阵列读出放大器区域具有多个与位线相连的阵列读出放大器；

穿层区域，包括将低阻抗导体穿层到栅极导体的触点，穿层区域配置在通常沿第二方向的存储单元阵列附近；

一组局部数据线，通常沿第二方向配置，并与多个阵列读出放大器相连；

一组主数据开关，与局部数据线组相连，主数据开关配置在靠近通常沿第二方向的阵列读出放大器区域的穿层区域中的无触点部分内；

一组主数据线，通常沿第一方向配置；和

一组主线-开关连接器，通常沿第二方向配置，并将主数据线组连接到主数据开关组，其中位线组、主数据线组、字线的低阻抗导体、局部数据线组和主线-开关连接器组至少由存储电路的四个不同的导体层制成。

2．根据权利要求1的存储电路，其中位线组由第一导体层制成，主数据线组由不同于第一导体层的第二导体层制成，字线的低阻抗导体、局部数据线组和主线-开关连接器组由不同于第一导体层和第二导体层的第三导体层和第四导体层制成。

3．根据权利要求2的存储电路，其中主线-开关连接器组和局部数据线组配置在两个相邻导体层中。

4．根据权利要求1的存储电路，其中主线-开关连接器组和局部数据线组配置在两个相邻导体层中。

5．根据权利要求1的存储电路，其中主线-开关连接器组直接配置在局部数据线组上方。

6．根据权利要求1的存储电路，其中主线-开关连接器组通常沿第一方向偏离局部数据线组。

7．根据权利要求1的存储电路，还包括与主数据线组相连的主读出放大器组。

8．根据权利要求1的存储电路，其中局部数据线组和主线-开关连接器组均配置在阵列读出放大器区域内。

9．根据权利要求8的存储电路，其中主数据线组配置在阵列内。

10．制备具有穿层结构的存储电路的方法，其中存储电路的字线包括穿层到其阻抗高于低阻抗导体的栅极导体部分的低阻抗导体，该方法包括：

制成存储单元阵列，在其上具有通常沿第一方向配置的位线和通常沿基本垂直于第一方向的第二方向配置的字线；

提供多个阵列读出放大器，配置在邻近通常沿第一方向的存储单元阵列的阵列读出放大器区域内，多个阵列读出放大器连接到位线；

提供穿层区域，包括将低阻抗导体穿层到栅极导体的触点，穿层区域配置在通常沿第二方向的存储单元阵列附近；

提供一组局部数据线，配置在阵列读出放大器区域内，通常沿第二方向，局部数据线组连接到多个阵列读出放大器。

提供一组主数据开关，配置在靠近通常沿第二方向的阵列读出放大器区域的穿层区域中的无触点部分内，主数据开关组连接到局部数据线组；

提供一组主数据线，通常在存储单元阵列中沿第一方向配置；和

提供主线-开关连接器组，通常沿第二方向配置，将主数据线组连接到主数据开关组，其中位线组、主数据线组、字线的低阻抗导体、局部数据线组和主线-开关连接器组由存储电路的至少四个不同的导体层制成。

11．根据权利要求10的方法，其中位线组由第一导体层制成，主数据线组由不同于第一导体层的第二导体层制成，字线的低阻抗导体、局部数据线组和主线-开关连接器组由不同于第一导体层和第二导体层的第三导体层和第四导体层制成。

12．根据权利要求11的方法，其中主线-开关连接器组和局部数据线组配置在两个相邻导体层内。

13．根据权利要求10的方法，其中主线-开关连接器组和局部数据线组配置在两个相邻导体层内。

14．根据权利要求10的方法，其中主线-开关连接器组直接配置在局部数据线组上方。

15．根据权利要求10的方法，其中主线-开关连接器组偏离通常沿第一方向的局部数据线组。