[发明专利]改进的器件互连

说明书

本发明涉及半导体制造，更具体地涉及可靠的器件互连。

在器件制造中，绝缘层、半导电层和导电层都形成在衬底上。对这些层进行布图以产生各部件和空隙。各部件和空隙的特征尺寸(F)的最小尺寸依赖于光刻系统的分辨率。对各部件和空隙进行布图以便形成器件，如晶体管、电容和电阻。然后互连这些器件以达到期望的电功能，产生集成电路(IC)。

器件互连的一种技术是在包含器件的衬底上淀积一层诸如铝(AL)、钨(W)或铜(Cu)的金属或导电材料，并进行布图以形成按期望互连器件的导体或“线条”。常规的光规和腐蚀技术用于布图导电层。这种技术，例如，淀积一层光刻胶并用曝光源和掩膜选择性曝光光刻胶。依赖于所使用的是正性还是负性光刻胶，在显影时去除曝光的部分或未曝光的部分，下层金属中未被光刻胶保护的部分被去掉，产生期望的金属互连线。这种形成线条或导体的技术在以后称为RIE技术。

形成金属线的一个重要方面是其可靠性；即，给定电流密度下线条的失效时间。并已进行了很多努力来改善导电线条的可靠性。通常已知淀积具有均匀的(111)晶粒取向的导电材料能改善薄膜的可靠性(参见，L.M.Ting和Q-Z，Hong，Electromigration Characterization forMultilevel  Metallizations using Textured AlCu，MaterialsResearch Society Symposium Proceedings，Vol.428，pp.75-80(1996)和D.B.Knorr和K.P.Rodbell，“The Role of Texture in theElectromigration Behavior of Pure Aluminum Lines”，J.Appl.Phys.Vol.79，pp.2409-2417(1996)。(最近已知道AL和Cu膜的织构改善的作用。)关于Cu的参考文献是C.Ryu，A.L.Loke，T.Nogami和S.S.Wong的“Effect of Texture on the Electromigration of CVD Copper”，IEEE International Reliability Physics Symposium 97CH35983，pp.201-205(1997)。

在高级IC设计中，使用镶嵌或双镶嵌技术形成亚微米导电线条。例如，镶嵌技术包括首先在如SiO₂的介质材料上腐蚀亚微米沟槽。然后在沟槽里填充导电材料。通常用Al、Cu或W作填充材料。用化学机械抛光(CMP)从表面将绝缘体上的多余导电材料去掉。在双镶嵌技术中，在介质材料中形成沟槽和通孔。然后用导电材料填充沟槽和通孔并用CMP平面化，形成导电线条和通孔嵌在介质材料内的平面结构。

然而已发现当尺寸缩小时，形成有织构(textured)材料的常规镶嵌线条的失效增大。

从上述讨论可知，希望能提供具有改善的可靠性的由镶嵌结构形成的互连。

本发明提供具有改善的可靠性的IC中的互连。在一个实施方案中，由镶嵌结构形成的互连的电迁移寿命的改善是通过降低形成互连的导电材料的织构来实现的。使用衬里来围绕或包封导体以使导电材料有随机的晶粒取向。与现有技术相反，增加的晶粒取向随机性或降低的织构，增大了导体的电迁移寿命。

图1a-1j表示本发明的实施例。

图2a-2f表示本发明的又一实施例。

本发明涉及互连集成电路(IC)中器件的导体。该IC包括RAM、DRAM、异步DRAM和ROM。其它IC包括专用集成电路(ASIC)或任何逻辑电路。通常在晶片上有许多平行的IC。在工艺完毕之后，切割晶片将IC分成单独的芯片。然后，将芯片封装形成最终产品，例如用于计算机系统、蜂窝电话、个人数字助理(PDA)的用户产品和其它电子产品中。

更具体地，本发明总地涉及在集成电路(IC)的制造中用于形成互连的镶嵌结构。它包括只形成单个金属线条(没有通孔)的单层镶嵌结构、有线条和/或通孔的组合的多层镶嵌结构、或其中镶嵌结构的通孔被用作导电线条的开槽镶嵌结构。

参照图1a，示出了IC结构100的剖视图。如图所示，该结构包括诸如硅晶片的衬底101。也可使用例如锗、砷化镓、绝缘体基外延硅(SOI)或其它半导体材料作为半导体衬底。衬底可以被轻掺杂或重掺杂以获得期望的电特性。