[发明专利]用于处理不精确异常的一种方法和装置无效
申请号: | 99107546.3 | 申请日: | 1999-03-31 |
公开(公告)号: | CN1242546A | 公开(公告)日: | 2000-01-26 |
发明(设计)人: | M·阿布达拉;V·彭特科夫斯基 | 申请(专利权)人: | 英特尔公司 |
主分类号: | G06F9/22 | 分类号: | G06F9/22 |
代理公司: | 中国专利代理(香港)有限公司 | 代理人: | 王勇,陈景峻 |
地址: | 美国加利*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 用于 处理 不精确 异常 一种 方法 装置 | ||
1、一种方法,包括计算机执行的如下步骤:
将对一段数据指定一操作的一宏指令解码成一第一和第二微指令,执行该微指令分别使所说的操作在所说的数据段的不同部分上执行;
与所说的第二微指令的执行无关地执行所说的第一微指令;
检测所说的第二微指令将不会引起任何不可恢复的异常;和
响应所说的第一微指令,在比所说的第二微指令较早的一时钟周期内更新体系状态。
2、如权利要求1所述的方法,其中所说检测所说的第二微指令将不会引起任何不可恢复的异常的步骤包括如下步骤:
检测所说的操作是一存储器存取操作;
在执行第一微指令期间,检测由所说的第一和第二微指令要求的所说的存储器存取操作将不会引起一地址异常。
3、如权利要求2所述的方法,进一步包括如下步骤:
在执行所说的第二微指令期间,检测由所说的第一和第二微指令要求的所说的存储器存取操作将不会引起一地址异常。
4、如权利要求2所述的方法,进一步包括如下步骤:
在执行所说的第一微指令之前执行所说的第二微指令。
5、如权利要求2所述的方法,其中检测由所说的第一和第二微指令要求的所说的存储器存取操作将不会引起一地址异常的步骤包括如下步骤:
校验对齐,页面和段违界错误。
6、如权利要求2所述的方法,其中所说的宏指令指定一压缩的数据操作,所说的数据段是一包括许多数据元素的压缩的数据项,并且所说的第一和第二微指令使所说的压缩的数据操作在所说的许多的数据元素的不同部分上执行。
7、如权利要求1所述的方法,其中检测所说的第二微指令将不会引起任何不可恢复的异常的步骤包括如下步骤:
检测所说的操作是一算术操作;和
检测所说的第二微指令将不会引起任何不可恢复的数值异常。
8、如权利要求7所述的方法,其中检测所说的第二微指令将不会引起任何不可恢复的数值异常的步骤包括如下步骤:
检测屏蔽了所有的数值异常。
9、如权利要求7所述的方法,其中所说的数值异常包括????。
10、如权利要求7所述的方法,其中所说的宏指令指定一压缩的数据操作,所说的数据段是一包括许多数据元素的压缩的数据项,并且所说的第一和第二微指令使所说的压缩的数据操作在许多的数据元素的不同部分上执行。
11、如权利要求1所述的方法,其中所说的检测所说的第二微指令将不会引起任何不可恢复的异常的步骤包括如下步骤:
如果所说的操作是一存储器存取,然后在执行所说的第一微指令期间检测所说的第二微指令的存储器存取将不会引起一地址异常;和
如果所说的操作是一算术操作,然后检测执行所说的第二微指令时不会出现不可恢复的异常的数值异常。
12、如权利要求1所述的方法,其中所说的宏指令指定一压缩的数据操作,数据段是一包括许多数据元素的压缩的数据项,并且第一和第二微指令使所说的压缩的数据操作在所说的许多的数据元素的不同部分上运行。
13、如权利要求12所述的方法,其中所说的许多的数据元素的每一个都代表一个浮点值。
14、如权利要求12所述的方法,其中所说的许多的数据元素的每一个都代表一个整数值。
15、一种处理器,它包括:
对在数据上指定一操作的宏指令进行解码的解码单元,该解码单元将该宏指令解码成一第一和第二微指令,执行该微指令使所说的操作在该数据的不同部分上独立地执行;
一与解码单元耦合的队列,该队列具有许多存储数据的入口,该数据指示由所说的处理器接收宏指令的顺序,每个入口包括一校验下一操作域,所说的队列在顺序入口中存储所说的第一和第二微指令和在顺序入口的校验下一操作域中存储数据以指示所说的顺序入口属于相同的宏指令。
16、如权利要求15所述的处理器,它还包括:
一在不同的时间执行所说的第一和第二微指令的执行单元。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于英特尔公司,未经英特尔公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/99107546.3/1.html,转载请声明来源钻瓜专利网。