[发明专利]半导体器件及其制作方法

权利要求书

1．一种制作一个半导体器件的方法，其特征在于包括：

(a)提供一个具有第一和第二半导体元件形成区(S,S)的半导体衬底(1)；

(b)在所述第一半导体元件形成区(S)被掩蔽的状态下，在所述第二半导体元件形成区(S)形成一个第二半导体元件的一个第二栅电极(4)；

(c)在所述第一半导体元件形成区(S)被掩蔽的状态下，在所述第二半导体元件形成区(S)形成所述第二半导体元件的一个第二源/漏区(5)；

(d)在所述第一半导体元件形成区(S)被掩蔽的状态下，在所述第二二栅电极(4)的侧面部分上形成第二侧壁绝缘膜(6)；

(e)在所述第二半导体元件形成区(S)被掩蔽的状态下，在所述第一半导体元件形成区(S)形成一个第一半导体元件的一个第一栅电极(10)；

(f)在所述第二半导体元件形成区(S)被掩蔽的状态下，在所述第一半导体元件形成区(S)形成所述第一半导体元件的一个第一源/漏区(11)；

(g)在所述第一栅电极(10)的侧面部分上形成第一侧壁绝缘膜(12)。

2．一种如权利要求1所述的半导体器件的制造方法，其特征在于所述步骤(e)、(f)和(g)在进行步骤(b)、(c)和(d)之后被执行。

3．一种如权利要求1所述的半导体器件的制造方法，其特征在于所述步骤(b)、(c)和(d)是在执行步骤(e)、(f)和(g)之后被执行的。

4．一种如权利要求1所述的半导体器件的制造方法，其特征在于还包括设定所述第一源/漏区(11)的杂质浓度至一个预定的杂质浓度。

5．一种如权利要求4所述的半导体器件的制造方法，其特征在于还包括在已被设定至所述预定杂质浓度的所述第一源/漏区(14)上形成一层硅化物层(15)。

6．一种如权利要求1所述的半导体器件的制造方法，其特征在于所述第一半导体元件是一个逻辑电路的一个金属氧化物半导体场效应晶体管，和

所述第二半导体元件是一个DRAM的一个存储器单元的一个金属氧化物半导体场效应晶体管。

7．一种如权利要求5所述的半导体器件的制造方法，其特征在于所述形成所述硅化物层(15)包括与所述第一侧壁绝缘膜(12)以自对准方式形成所述硅化物层(15)。

8．一种如权利要求1的半导体器件的制造方法，其特征在于所述第一和第二侧壁绝缘膜(6,12)由彼此不同的材料形成。

9．一种如权利要求1至8中任何一个所述的半导体器件的制造方法，其特征在于所述第二侧壁绝缘膜(6)由氧化硅形成。

10．一种如权利要求1至8中的任一权利要求所述的半导体器件的制造方法，其特征在于所述第一侧壁绝缘膜(12)由氮化硅形成。

11．一种如权利要求1至8中的任一权利要求所述的半导体器件的制造方法，其特征在于掩蔽所述第一和第二半导体元件形成区(S)的掩膜彼此不同。

12．一种如权利要求1至8中的任一权利要求所述的半导体器件的制造方法，其特征在于所述形成一层第一侧壁绝缘膜(12)包括在所述第二半导体元件形成区(S)被掩蔽的状态下，形成所述第一侧壁绝缘膜(12)。

13．一种如权利要求4所述的半导体器件的制造方法，其特征在于已被设定至所述预定杂质浓度的所述第一源/漏区(14)的杂质浓度高于所述第二源/漏区(5)。

14．一种如权利要求1至8中的任一权利要求所述的半导体器件的制造方法，其特征在于所述第二源/漏区(5)与一个DRAM的一个存储器单元的一个电极(21)和所述DRAM的所述存储器单元的一条位线(18)二者之一连接。

15．一种如权利要求4所述的半导体器件的制造方法，其特征在于已被设定至所述预定杂质浓度的所述第一源/漏区(14)与一个DRAM的一个存储器单元的一条位线(18)连接。