[发明专利]匹配滤波器电路

说明书

本发明涉及到一个匹配滤波电路，尤其涉及到用于一个直接序列码分多址(DC-CDMA)通信系统的信号接收装置中的匹配滤波器。

近来，扩频通信系统，特别是DS-CDMA通信系统，在移动无线系统和无线局域网领域引起了人们的注意。

在DS-CDMA系统中，在发送端，传输数据被调制，并被一个PN码扩展，而在接收端，接收的信号被一个PN码解扩，使得传输数据得以再现。一个滑动相关器或一个匹配滤波器用来进行解扩。滑动相关器的电路很小，但它需要较长时间来进行相关计算。另一方面，匹配滤波器的相关计算很快，但它的电路很大。

传统的匹配滤波器是由一个电荷耦合器件(CCD)，表面声波器件(SAW)，或一个数字电路组成。在专利公开Hei06-164320中，本发明的发明者提出了一个匹配滤波器，它由一个模拟电路组成，它速度高而能耗低。匹配滤波器包括一个抽样和保持电路，用于保持大量的作为离散数据的输入模拟信号；大量的乘法电路，用于将经循环移位的乘数与模拟信号相乘；和一个加法器，用于将相乘了的数据相加。

匹配滤波器的电路较大，因为它需要许多抽样和保持电路，以及例如刷新电路等的外围电路。

本发明有一个目的是提供一个电路较小的匹配滤波器，并保持低能耗的特征。

根据本发明的匹配滤波器，包括一个A/D转换器，用于将连续模拟输入电压信号转换成数字电压信号，并计算连续的数字信号的乘法和加法。这一加法是通过一个模拟电流加法电路，一个模拟电压加法电路或一个数字电压加法电路来执行的。

图1是根据本发明的匹配滤器的第一种实施方式，表示一个DS-CDMA通信系统的信号接收电路的一个方框图；

图2是第一种实施方式的一个总方框图；

图3是表示第一种实施方式的详细方框图；

图4是表示第一种实施方式的电流加法电路的一个方框图；

图5是表示图4中的电流加法电路的一个电路图；

图6是表示另一个电流加法电路的电路图；

图7是表示还有另外一个电流加法电路的电路图；

图8是表示用于图7中的电流加法电路的一个比特加法电路的电路图；

图9是表示一个模拟电压加法电路的方框图；

图10是表示匹配滤波器抽样和保持电路的电路图；

图11是表示数字电压加法电路的电路图；

图12是表示图11中数字电压加法电路的比特加法电路的电路图；

图13是表示图11中数字电压加法电路的另一个比特加法电路的电路图；

图14是表示图11中数字电压加法电路的还有另一个比特加法电路的电路图；

图15表示另一个数字电压加法电路中的电路图；

图16是表示图15中数字电压加法电路的比特加法电路的电路图；

图17是表示图15中数字电压加法电路的一个最终加法电路；

图18是表示图15中数字电压加法电路的另一个比特加法电路；

图19是表示图16中比特加法电路的逻辑电路的电路图；

图20是表示另一个数字电压加法电路的比特加法电路的电路图；

图21是表示图20中数字电压加法电路的最终加法电路的电路图；

图22是表示图20中比特加法电路的变形的电路图；

图23是表示匹配滤波器电路的第二个实施方式的方框图。

此后，参考附图，描述根据本发明的匹配滤波器电路的优选的实施方式。

图1是表示一个DS-CDMA通信系统的信号接收电路的方框图，它使用的是根据本发明的匹配滤波器的第一个实施方式。

图1中，1是正交检测电路，它检测出一个中频(IF)信号，并将该IF信号分成一个同相分量(I-分量)和一个正交分量(Q-分量)。31和32是通过低通滤波器21和22从正交检测器1接收I和Q分量的匹配滤波器，并将这两分量解扩。匹配滤波器电路31和32的解扩输出被输入到抽样和保持电路81和82，以及电平检测电路4。

电平检测电路4计算匹配滤波器31和32的输出的电功率，并将该电功率转换成一个数字信号。电平检测电路4的输出在环形积分电路5中，于多个码元时期内通过环形积分来平均。峰值的峰值定时在峰值检测电路6中在一个比预定的门限更高时提取出来。“n”个峰值被提取出来，例如最多“4”个。峰值检测电路6的输出被输入到抽样和保持控制电路7，它决定抽样和保持电路81和82的抽样定时，与提取出来的峰值的相位同步。响应于抽样和保持控制电路7的控制信号，相应于比门限高的峰值的解扩输出的I和Q分量在抽样和保持电路81和82中保持。