[发明专利]具有一个单侧预充电器件的交叉读出放大器

说明书

本发明一般涉及半导体存储器件，特别涉及一种具有一个单侧预充电器件的交叉读出放大器，这种读出放大器更为简单且减小了现有的读出放大器电路的占用面积，从而缩小了芯片尺寸。

目前，很多动态半导体存储器件，例如动态随机存取存储器(DRAM)都利用折叠式位线和交叉读出放大器的电路配置，从而(多组位线对中的)两组位线对能够耦合于和共用一个读出放大器。参照图1，示出了用于现有的交叉读出放大器的DRAM配置中的相关部分的电路图。一般地，每个位线对(“BL”)都包括一个位线真值(“BLt”)和一个位线假值“BLc”)，其中BLt和BLc都与构成DRAM的一个存储阵列(未示出)中的多个动态存储单元(未示出)相连接。正如本领域内所公知的，每个存储单元包括一个用于储存表示该单元处于逻辑“1”还是逻辑“0”状态的电荷的电容器(未示出)。当通过与一个给定存储单元连接的字线寻址时，与该存储单元相关的电荷可被耦合到其相应位线上。

图1所示的部分中包括四个位线对，分别标识为BLta(0)-BLca(0)(“左上位线对”)，BLta(2)-BLca(2)(“左下位线对”)，BLtb(0)-BLcb(0)(“右上位线对”)和BLtb(2)-BLcb(2)(“右下位线对”)。左上位线对通过隔离晶体管T4和T5与一个读出放大器S1的一端耦合。右上位线对通过隔离晶体管T12和T13与读出放大器S1的另一端耦合。同样地，左下位线对通过隔离晶体管T23和T24与一个读出放大器S2的一端耦合。右下位线对通过隔离晶体管T31和T32与读出放大器S2的另一端耦合。隔离晶体管对T4，T5和T23，T24的栅极与一个MUXa信号线相连接，而隔离晶体管对T12，T13和T31，T32的栅极与一个MUXb信号线相连接。根据一个MUXa信号，隔离晶体管T4和T5被导通以将左上位线对耦合到读出放大器S1，隔离晶体管T23和T24被导通以将左下位线对耦合到读出放大器S2。同样地，一个MUXb信号使隔离晶体管T12和T13将右上位线对耦合到读出放大器S1，使隔离晶体管T31和T32将右下位线对耦合到读出放大器S2上。

读出放大器S1和S2都包括一个N-读出交叉耦合锁存器(N-Sensecross-coupled latch)(即，S1中的晶体管T8和T9以及S2中的晶体管T27和T28)和一个P-读出交叉耦合锁存器(即，S1中的晶体管T10和T11以及S2中的晶体管T29和T30)。N-读出锁存器响应于一个NCS信号而工作，而P-读出锁存器响应于一个PCS信号而工作，从而使每个读出放大器读出和放大位于一个选定位线对之间(即，读出放大器S1的结点SAt(0)和SAc(0)以及S2的结点SAt(2)和SAc(2)之间)的电位差。此外，每个读出放大器包括一个按位开关，即S1的晶体管T6和T7以及S2的晶体管T25和T26，用于响应一个CSL(列选)信号，分别将读出放大器S1结点耦合到本地数据线LDQt(0)和LDQc(0)以及将读出放大器S2结点耦合到本地数据线LDQt(2)和LDQc(2)。

图1所示的电路包括四个预充电器件P1，P2，P3和P4。预充电器件P1(由预充电晶体管T1和T3以及一个均衡晶体管T3构成)被连接在左上位线对(BLta(0)和BLca(0))之间，并通过同时短路左上位线对而工作，然后在一个均衡/预充电操作过程中将该位线对预充电到一个公共电压。预充电器件P2(由预充电晶体管T14和T15以及一个均衡晶体管T16构成)被连接在右上位线对(BLtb(0)和BLcb(0))之间，并且同样通过同时短路右上位线对而工作，然后在均衡/预充电操作过程中将该位线对预充电到一个公共电压。预充电器件P3(晶体管T17，T18和T19)和P4(晶体管T20，T21和T22)分别被连接在左下位线对和右下位线对之间，并以同于上述预充电器件P1和P2的方式工作。均衡晶体管T3和T19响应于均衡信号EQLa而晶体管T16和T20响应于均衡信号EQLb。