[发明专利]晶片规模封装结构及其内使用的电路板

说明书

本发明涉及以晶片形式一次全部地重新排列和封装电极焊盘的晶片规模封装结构，以及使用这种晶片规模封装结构的电路板。

本申请基于日本专利申请No.Hei.10-202227，在这里引入作为参考。

近些年来，随着电子设备小型化和高性能的实现，要求构成电子设备的半导体器件和安装有半导体器件的多层印制布线板小而薄，并具有高性能和高可靠性。在这种条件下，封装已小型化，并且现已开发了基本上与芯片一样大、称做芯片尺寸封装(CSP)的半导体器件。现已提出制造芯片尺寸封装的各种方法，但通常的做法是，将切下的芯片逐个地单独封装。例如，经常使用的是将每个芯片上的微小电极焊盘以栅格形式重新排列并用树脂或类似物密封的方法。

然而，由于从晶片上切下的芯片逐个地单独封装，以上提到的方法存在产量降低、成本增加等等的问题。

考虑到以上情况，本发明的目的是提供一种产量高成本低的晶片规模封装结构和晶片规模封装结构中使用的电路板。

为了达到以上的目的，本发明的第一个要点是将晶片规模封装结构设置成使重新排列的晶片的电极焊盘的电路板整体地叠置在晶片上，其中电路板可以分为单独的芯片尺寸封装(CSP)，并包括由聚酰亚胺树脂作为主要成分制成的绝缘层，通过焊料进行晶片和电路板之间的连接，同时电路板用粘合剂叠置在晶片上。此外本发明的第二要点是在以上的晶片规模封装结构中使用的电路板，以便重新排列晶片的电极焊盘，其中焊料突点形成在对应于晶片电极焊盘的电路板的电极部分中，形成电极部分和电极焊盘之间的连接。

即，设计根据本发明的晶片规模封装结构以便重新排列晶片的电极焊盘的电路板一次全部地叠置在所述晶片上。电路板为可以分为单独的芯片尺寸封装(CSP)并且由含有聚酰亚胺树脂作为主要成分的绝缘层构成的电路板。通过焊料进行晶片和电路板之间的连接，同时电路板通过粘合剂叠置在晶片上。以此方式，在根据本发明的晶片规模封装结构中，切下的芯片不用逐个地单独封装，但将芯片的电极焊盘重新排列，同时它们以晶片的形式一次全部地封装，此后它们被切成单独的CSP。因此，产量变高，成本降低。此外，在根据本发明的电路板中，焊料突点分别地形成在电路板的电极部分中。借助这些焊料突点进行晶片和电路板之间的连接，由此所有的连接可以一次全部地完成。因此，电可靠性同样很高。焊料还包括无铅的焊料，例如Bi-Sn、Ag-Sn等。

在根据本发明的晶片规模封装结构中，以上提到的绝缘层包括具有低热膨胀性的金属箔。此时，通过所述金属箔可以减小电路板的热膨胀程度，从而接近晶片的热膨胀性。因此，减少了晶片的翘曲。

在根据本发明的电路板中，焊料突点形成在对应于母板的电连接部分的电路板的电极部分中，形成电路板和母板之间的电连接。此时，电路板叠置在晶片上之后，不需要附加地安装焊料球。

在根据本发明的电路板中，提供在对应于电极焊盘的电路板的电极部分中焊料的熔点高于提供在对应于母板的电连接部分的电路板的电极部分中焊料的熔点。此时，不必担心晶片规模封装结构中的焊料(连接电极焊盘的焊料)在电路板安装在母板上时的温度下融化。因此，不必担心将电路板安装到母板上会减小连接的可靠性。

通过参考附图对实施例的详细介绍，本发明的特点和优点将很显然。

在附图中：

图1为根据本发明晶片规模封装结构的一个实施例的制造工艺的说明图；

图2为以上提到的晶片规模封装结构的制造方法的说明图；

图3为以上提到的晶片规模封装结构的制造方法的说明图；

图4为以上提到的晶片规模封装结构的制造方法的说明图；

图5为以上提到的晶片规模封装结构的制造方法的说明图；

图6为以上提到的晶片规模封装结构的制造方法的说明图；

图7为以上提到的晶片规模封装结构的制造方法的说明图；

图8为以上提到的晶片规模封装结构被切为CSP状态的说明图；

图9为以上提到的晶片规模封装结构的改型的说明图；

图10为以上提到的改型中使用的电路板的制造工艺的说明图；以及

图11为通过图10所示的工艺制造的电路板的说明图。

下面将详细介绍本发明。

根据本发明的晶片规模封装结构由晶片和用于重新排列所述晶片的电极焊盘的电路板构成。

电路板由作为导体的铜电路和优选地由聚酰亚胺树脂构成的。绝缘层材料绝缘层材料还可以从环氧树脂、酚树脂、环氧树脂玻璃等中选择。