[发明专利]主从式多处理器系统中的通信接口

说明书

本发明涉及一种主从式多处理器系统中的通信接口。

大规模计算问题或实时控制问题往往需要由多个处理器来共同处理完成。多个处理器对一个问题进行处理时，它们之间必然有信息或数据的交换，也就是说处理器之间必须进行通信。主从式多处理器系统是多处理器系统的特例，它由一个主处理器和多个从处理器以及主从处理器之间的通信接口组成。对于这种主、从处理器之间需要大量的通信，而从处理器之间不需要直接通信的通信接口，一般是利用总线桥接技术加上总线仲裁或切换逻辑组成。主、从处理器以及通信接口之间的连接关系如图1所示，即主处理器1的存储器扩展口和第一总线桥1 3以及仲裁单元12相连，从处理器11的存储器扩展口和第二总线桥14以及仲裁单元12相接，两个总线桥之间直接对接。

这样的系统主要存在以下几个缺点，即：

1)总线桥接电路即第一总线桥13和第二总线桥14的逻辑需要实现总线协议，逻辑非常复杂，一般很难自行设计，需要由专用的桥接芯片实现；

2)由于两个总线桥的存在，使得在主处理器1对从处理器11进行访问时引入了额外的时延，影响了访问的效率；

3)较多的逻辑增加了设计复杂度，也占用了较多的印刷电路板PCB的面积。

本发明的目的在于提供一种使主从处理器之间能高效和方便地进行通信的主从式多处理器系统中的通信接口。

本发明的目的是这样实现的，一种主从式多处理器系统中的通信接口，它连接在主处理器和多个从处理器之间，其特征在于，所述的从处理器具有宿主机接口，该宿主机接口包括地址寄存器和数据寄存器，所述的通信接口的一端接主处理器的存储器扩展口，另一端接各从处理器的宿主机接口，该通信接口包括：读写控制单元，从主处理器获取地址和数据信息，按宿主机接口访问要求向地址译码单元和多选一单元给出访问顺序，即首先把从处理器中的目的地址给宿主机接口的地址寄存器，然后读写宿主机接口的数据寄存器的数据，并在主处理器和某个从处理器进行通信时，它从主处理器获取地址和数据信息，直接通过数据总线与从处理器进行地址和数据交换；地址译码单元，从读写控制单元获取地址信息，把各从处理器宿主机接口的寄存器地址映射到主处理器的相应的地址段上；多选一单元，从地址译码单元获取使能信号，然后从读写控制单元获取低位地址信息，同时从主处理器获取数据有效信号，向多个从处理器输出数据有效信号；中断就绪单元，从多个从处理器中选择相应的就绪信号、中断信号路由给主处理器。

由于采用了上述的技术解决方案，即以一种极为简单的软硬件接口逻辑，把多个从处理器的存储器空间间接地映射到主处理器的寻址空间，由于利用数据有效信号选择对不同从处理器进行访问，因此省去了原本需要通过总线互连带来的复杂的总线仲裁和切换逻辑；另外，由于没有采用总线桥，因此没有引入额外的时延，提高了主处理器对从处理器访问的效率，同时，在具体实现时也节省了宝贵的印刷电路板PCB面积。

下面结合本发明的实施例及附图对本发明作进一步的说明。

图1是现有的主从式多处理器系统中的通信接口的功能框图；

图2是本发明主从式多处理器系统中的通信接口的功能框图。

由图2所示，本发明主从式多处理器系统中的通信接口，它的一端接主处理器的存储器扩展口，另一端接多个从处理器的宿主机接口HPI(Host PortInterface)。主处理器一般可以选择Intel 80960RD，从处理器一般选择TexasInstruments公司的TMS320C6x或TMS320C5x型号的数字信号处理器(DigitalSignal Processor)，简称DSP，其均具有宿主机接口。从处理器的HPI口对主处理器来说只是它的几个地址映象式寄存器，这些寄存器包括地址寄存器HPIA、数据寄存器HPID和控制寄存器HPIC。

本发明主从式多处理器系统中的通信接口包括：

读写控制单元3，从主处理器1获取地址和数据信息，按HPI口21访问要求向地址译码单元和多选一单元给出访问顺序，即首先把要访问的从处理器2中的目的地址给HPIA，然后读写HPID的数据。并在主处理器1和某个从处理器21进行通信时，它从主处理器1获取地址和数据信息，直接通过数据总线与从处理器进行地址和数据交换，一般采用相应的软件来达成；

地址译码单元6，从读写控制单元获取地址信息，把各从处理器HPI口21的寄存器地址映射到主处理器1的相应的地址段上，