[发明专利]模数转换器

权利要求书

1.一种A/D转换器，由以下组成：

差分输入部分，它接收输入电压及参考电压，具有第一和第二输出端，所述的差分输入部分包括第一、第二及第三PMOSFETs，所述第一和第二PMOSFETs的一个栅接收所述输入电压，另一个的栅接收所述参考电压，所述第一和第二PMOSFETs的输出相互连接，通过所述第三PMOSFET连接到电源，所述第三PMOSFET的栅接收偏置电压；

正反馈部分连接到所述第一和第二输出端，所述正反馈部分包括第一和第二NMOSFETs，所述第一个NMOSFET的输出端连接到所述第一输出端、并连接到所述第二NMOSFET的栅，所述第二NMOSFET的输出端连接到所述第二输出端，并连接到所述第一NMOSFET的栅，所述第一和第二NMOSFETs的输出端连接到所述电源；

CMOSFETs组成的的第一缓冲器的输入端连接到所述第一输出端；

第二缓冲器的输入端连接到所述第二输出端；及

比较电路包括连接在所述第一和第二输出端之间的的第一开关部分，用于响应比较时钟信号连接和断开所述第一和第二输出端，所述比较电路的输出端连接到所述第一或第二缓冲器，所述第一开关部分是NMOSFET或PMOSFET；

其中当所述开关部分响应所述比较时钟信号从所述连接状态转换成所述断开状态时，比较所述输入电压和所述参考电压。

2.权利要求1的A/D转换器还包括：

连接在所述差分输入部分的所述第一输出端与所述电源之间的NMOSFET或PMOSFET的第二开关部分，相应于所述第一开关部分响应所述比较时钟信号的所述连接或断开，所述第二开关部分断开；及

NMOSFET或PMOSFET的第三开关部分连接在所述差分输入部分的第二输出端与所述电源之间，相应于所述第一开关部分响应所述比较时钟信号连接或断开，所述第三开关部分断开。

3.用于把模拟输入电压转换成(m+1)位(m：正整数)数字化数据的A/D转换器包括权利要求1或者2中相应于所述数字化数据的所述位的(m+1)个比较电路，其中，

用于所述比较电路的所述比较时钟信号从MSB(最高有效位)到LSB(最低有效位)逐次延迟，

每一个所述的比较电路都在响应所述相应的比较时钟信号的时刻，将所述相应阈值设置电路的输出与所述参考电压相比较，并输出比较结果，

每一个所述的阈值设置电路都由具有多个电容的电容耦合组成，在电容的输入部分接收相应于所述模拟输入电压的下限的第一电压、相应于所述模拟输入电压的上限第二电压及从比所述阈值设置电路更高位的阈值设置电路输出的所述一个或更多个第一或第二电压，所述的电容的输出部分相互连接，在所述的输入部分施加所述电压，及

所述的第j个所述阈值设置电路相应于从LSB(最低有效位)起第j(j为0或正整数)位，其电容耦合的权重为对输入到所述电容耦合的所述第一和所述第二电压加以2^j的权重，从最低阈值设置电路起高于所述第j个阈值设置电路的k个阈值设置电路输出的所述第一和第二电压加以2^k的权重，所述模拟输入电压被加权2m+1。

4.用于把模拟输入电压转换为(m+1)位(m：正整数)数字化数据的顺序比较型A/D转换器，包括：

具有电容耦合的阈值设置电路；

权利要求1或2的比较电路，在所述比较时钟信号的比较时刻将所述阈值设置电路的输出与所述参考电压相比较；及

在从所述比较时刻延迟预定时间的顺序控制时钟信号的输入时刻接收所述比较电路输出的控制部分，它由用于存储并输出(m+1)位数字化数据的(m+1)级串联输出寄存器组成，进行顺序控制，使所述数字化数据的近似值相应于所述模拟输入电压；

其中所述电容耦合包括电容，电容相应于所述模拟输入电压、相应于所述输出寄存器的所述级(用于在其输入部分接收所述模拟输入电压)、并相应于所述(m+1)位数字化数据，所述电容的输出部分相互连接，用来在所述输入部分施加所述电压，所述电容的电容量有相应于所述模拟输入电压及所述位的权重。