[发明专利]直接存储器存取控制方法和装置

说明书

本发明一般涉及一种用于进行DMA(直接存储器存取)传输的DMA控制装置，具体涉及一种能够自动改变传输长度(transfer size)的DMA控制装置。

通常，为了在例如两个存储器之间直接进行存储器到存储器的数据传输，常用的方法是一种不用通过CPU，而直接在传输双方之间进行数据传送的DMA即直接存储器存取传输方法。与通过CPU来传输数据的方法相比，利用DMA传输方法进行数据传输时，其速度要快许多。

图10所示为用于进行常规DMA传输的DMA控制装置的简要结构方框图。如图10所示，DMA控制装置1具有一个用于保存传输源地址的传输源地址寄存器2，一个用于保存传输终点地址的传输终点地址寄存器3，一个用于保存全部传输字节数的传输字节数寄存器4，用于指明单次传输长度的传输长度寄存器5，以及一个总线周期发生器(BCU)6。总线周期发生器6通过总线7与传输源存储器8和传输终点存储器9相连，并产生对传输源存储器8和传输终点存储器9的存储器存取。

在此种DMA控制装置1中，当需要进行传输而输入有传输请求信号时，对应于传输字节数的数据将从由传输源地址寄存器2所指定的传输源存储器8传送到，由传输终点地址寄存器3所指定的传输终点存储器9中。

然而，此种数据传输是利用与传输期间的总线宽度相对应的单次传输字节数而进行的，而其由传输长度寄存器5进行定义，用以指明对于具有多个字节宽度的总线，具体要利用对应于多少字节的总线宽度来进行数据传输，因此为了传输其总长度等于由传输字节数寄存器4所定义的传输字节数的数据，需要进行(所要传输的总字节数/单次传输字节数)次数据传输。

换句话说，将传输字节数寄存器4所指明的值除以传输长度寄存器5所指明的值所得结果即为所需进行数据传输的次数。这是因为单次传输长度是由传输长度寄存器5所指定的，而例如，当传输源地址A为0000001F而传输长度S为257字节时，如果假定已经为读取DRAM(动态随机存取存储器)而进行了对齐(alignment)，则尽管总线宽度为多个字节，但其仍只能将传输长度S设置为1个字节。因为对于其中从偶数地址开始传送最低数位地址的总线系统而言，本领域的技术人员所公知的一个常识是，传输长度数必须是2的n次幂，而当传输字节数为257时，则能够传输257字节的最大传输长度数是一个字节。

其结果是，传输的过程如下：

A：0000000F，S：257字节，第一次传输：1字节

A：00000010，S：256字节，第二次传输：1字节

A：00000011，S：255字节，第三次传输：1字节

A：0000010F，S：1字节，第257次传输：1字节

A：00000110，传输结束

因此对应于传输长度S的值将需要进行总计达257次数据传输。

尽管作为用于示意一种DMA控制方法的例子，在DMA传输中可以采用JP-A-67035/1993中所公开的一种数据对齐系统，但即便如此，由于传输是仍是由CPU来进行控制的，所以占用CPU处理时间的现象将仍不可避免。

本发明的目的就是提供一种DMA控制方法和装置，当数据是任意字节数的数据时，能够减少数据传输的传输次数，并缩短进行DMA传输所需的传输时间。

为了实现上述目的，其中当利用多于或等于两个字节的总线宽度在具有多个字节总线宽度的的总线上来传输数据时，将与一种用于从偶数地址开始传输最低位地址的总线系统相连，根据本发明的DMA控制方法的特征在于，对于每一次数据传输，均将根据传输源和传输终点的地址区和传输字节数求出最佳传输字节长度(即数据传输期间所用的总线宽度)。

通过上述配置，当连接有用于从偶数地址开始传输最低数位地址的总线系统，且同时是利用多于或等于两个字节的总线宽度在具有多个字节总线宽度的总线上来传输数据时，则根据传输源和传输终点的地址区和传输字节数，可以求出用于每一次数据传输的最佳传输字节长度(即数据传输期间所用的总线宽度)。因此，其将能够减少数据传输的次数，并缩短利用DMA传输来传送任意字节数的数据所需的传输时间。

本发明的目的是通过这样一种DMA控制装置来实现的：当数据是利用多于或等于两个字节的总线宽度在具有多个字节的总线宽度的总线上进行传输时，该DMA控制装置能够连接到用于从偶数地址开始传输最低数位地址的总线系统上，所述DMA控制装置包括传输长度确定装置，用于根据传输源和传输终点的地址区和传输字节数，求出用于每次数据传输的最佳传输字节长度(即数据传输期间所用的总线宽度)。