[发明专利]一种非整数除频装置

权利要求书

1．一种非整数除频装置，用以将频率相同的复数个输入时钟讯号转换为一目标时钟讯号，该些输入时钟讯号的m个周期等于该目标时钟讯号的n个周期，其中n与m为大于0的正整数且m＞n，该些输入时钟讯号的相位差为360°/2n的整倍数，其特征是该非整数除频装置包括：

复数个时钟讯号边缘产生电路，用以依据该些输入时钟讯号产生复数个边缘讯号，该些边缘讯号的周期等于该些输入时钟讯号的2m个周期，且任一个该些边缘讯号的上升缘及下降缘同步于该些输入时钟讯号其中之一的上升缘及下降缘；以及

一时钟讯号合成电路，耦接至该些时钟讯号边缘产生电路，用以依据该些边缘讯号合成该目标时钟讯号。

2．如权利要求1所述的非整数除频装置，其特征是，该时钟讯号合成电路包括：

n个“异”门，耦接至该些时钟讯号边缘产生电路，用以产生n个工作周期讯号；以及

一“或”门，具有n个输入端，耦接至该些工作周期讯号，以合成该目标时钟讯号。

3．如权利要求1所述的非整数除频装置，其特征是，该些时钟讯号边缘产生电路包括复数个正缘触发环型计数器以及复数个负缘触发环型计数器。

4．如权利要求3所述的非整数除频装置，其特征是，该些正缘触发环型计数器包括：

一反相器；以及

m个D型触发器，该些D型触发器是正缘触发型触发器，且其时钟输入端并联连接至该些输入时钟讯号之一，该些D型触发器的Q输出端串接至下一级的D型触发器的D输入端，最后一级的D型触发器的Q输出端耦接至该反相器的输入端，该反相器的输出端耦接至第一级的D型触发器的D输入端。

5．如权利要求3所述的非整数除频装置，其特征是，该些负缘触发环型计数器包括：

一反相器；以及

m个D型触发器，该些D型触发器是负缘触发型触发器，且其时钟输入端并联连接至该些输入时钟讯号之一，该些D型触发器的Q输出端串接至下一级的D型触发器的D输入端，最后一级的D型触发器的Q输出端耦接至该反相器的输入端，该反相器的输出端耦接至第一级的D型触发器的D输入端。

6．一种非整数除频装置，用以将一输入时钟讯号转换为一目标时钟讯号，该输入时钟讯号的3个周期等于该目标时钟讯号的2个周期，其特征是，该非整数除频装置包括：

一相移电路，依据该输入时钟讯号产生所需的一相移90度时钟讯号；

一第一时钟讯号边缘产生电路，依据该输入时钟讯号产生复数个第一边缘讯号；

一第二时钟讯号边缘产生电路，依据该相移90度时钟讯号产生复数个第二边缘讯号；以及

一时钟讯号合成电路，耦接于该第一及第二时钟讯号边缘产生电路，依据该些第一及第二边缘讯号合成该目标时钟讯号。

7．如权利要求6所述的非整数除频装置，其特征是，该第一时钟讯号边缘产生电路包括一第一正缘触发环型计数器以及一第一负缘触发环型计数器，该第二时钟讯号边缘产生电路包括一第二正缘触发环型计数器以及一第二负缘触发环型计数器。

8．如权利要求7所述的非整数除频装置，其特征是，该第一正缘触发环型计数器及该第二正缘触发环型计数器包括：

一反相器；以及

3个D型触发器，该些D型触发器是正缘触发型触发器，且其时钟输入端并联连接，该第一正缘触发环型计数器的时钟输入端连至该输入时钟，而该第二正缘触发环型计数器的时钟输入端连至该相移90度时钟讯号，该些D型触发器的Q输出端串接至下一级的D型触发器的D输入端，最后一级的D型触发器的Q输出端耦接至该反相器的输入端，该反相器的输出端耦接至第一级的D型触发器的D输入端。

9．如权利要求7所述的非整数除频装置，其特征是，该第一负缘触发环型计数器及该第二负缘触发环型计数器包括：

一反相器；以及

3个D型触发器，该些D型触发器是负缘触发型触发器，且其时钟输入端并联连接，该第一负缘触发环型计数器的时钟输入端连至该输入时钟，而该第二负缘触发环型计数器的时钟输入端连至该相移90度时钟讯号，该些D型触发器的Q输出端串接至下一级的D型触发器的D输入端，最后一级的D型触发器的Q输出端耦接至该反相器的输入端，该反相器的输出端耦接至第一级的D型触发器的D输入端。