[发明专利]可实现临界区控制的微处理器结构

说明书

本发明是有关微处理器的技术领域，尤指一种可实现临界区控制的微处理器结构。

在习知的微处理器中通常会提供一种对临界区(Critical Section)控制的方法来满足使用者在多重行程(Multi-Process)的环境时对于系统资源使用的控制，以避免各行程间冲突的发生，而一般所采用的方法即是使用测试与设定(Test and Set)的方式来达到对临界区的控制，其演算法是如下所示：

而对应的程序端的使用例为：

在一般的微处理器对于Test and Set的实现是将其整个函数功能包装在一个专属指令内，而达到不可分割的特性，以确保整个过程能一次执行完毕而不会在执行的中途被其它程序所中断。以最常见INTE1公司所生产的x86家族中的80386及80486等微处理器便是提供BTS(Test Bit Set)的专属指令来实现Test and Set的方法。然而此种以提供额外的专属指令来实现对于临界区使用的控制的方式，对于微处理器而言将必须有较多的指令集数目，甚至导致必须使用较长的指令长度，并且也会增加微程序的复杂度与大小，对于应用程序的开发者而言更必须使用专属的指令才能作到临界区的控制及系统资源的管理，因此，前述习知微处理器对于临界区使用的控制的方式实有予以改进的必要。

创作人爰因于此，本于积极创新的精神，亟思一种可以解决上述问题的“可实现临界区控制的微处理器结构”，几经研究实验终至完成此项新颖进步的创作。

本发明的一目的是在提供一种可实现临界区控制的微处理器结构，其以简单的电路而毋需专属的指令即可支援临界区的控制。

本发明的另一目的是在提供一种可实现临界区控制的微处理器结构，其可实现安全的资料重制。

为达前述的目的，本发明的可实现临界区控制的微处理器结构是以一指令暂存器来保持微处理器所要执行的指令，并提供一判断逻辑单元以依据该指令暂存器的内容来控制微处理器的中断要求讯号线，以当该判断逻辑单元在判定该指令暂存器所保持的内容为一载入指令或储存指令时，将该中断要求讯号线予以关闭，而得以利用在载入指令执行后或储存指令执行前关闭中断服务要求来达成临界区的控制，故当在载入与储存的地址相同时，即可实现临界区的控制，而地址不同时，并可实现安全的资料重制。

由于本发明设计新颖，能提供产业上利用，且确有增进功效，故依法申请专利。

为使贵审查委员能进一步了解本发明的结构、特征及其目的，兹附以固式及较佳具体实施例的详细说明如后，其中：

图1是本发明的可实现临界区控制的微处理器结构的功能方块图。

图2是本发明的可实现临界区控制的微处理器结构的一较佳实施例的结构图。

图3是本发明的可实现临界区控制的微处理器结构的另一较佳实施例的结构图。

图4是本发明的可实现临界区控制的微处理器结构的又一较佳实施例的结构图。

图5是本发明的可实现临界区控制的微处理器结构的再一较佳实施例的结构图。

为改善微处理器对临界区控制的实现方式，首先经由对一般测试与设定(Test and Set)的临界区控制指令的分析可知，其具有下列特性：

(1)Test and Set指令乃是由一条载入(Load)及储存(Store)的指令所组成。

(2)Test and Set中的载入及储存两条指令的执行过程是不可以被分割的。

(3)中断服务要求是在一条指令执行完毕后或者是执行前才会被检查是否被触发。