[发明专利]基于多端口随机存取存储器的交叉连接系统

说明书

本发明涉及交叉连接系统，具体来说涉及大型时间/空间交换结构。

数字式交叉连接系统通常用于可控地改发或重新安排在数字式传输系统中交换的信号的内容。然而，由于对较大的传输容量的要求日益增加，需要有一种用在交叉连接的交换结构中的较大容量的无阻塞交换单元。

可用来实现交叉连接的交换结构的已知的处理方法有好几种。一种这样的处理方法是使用n∶1多路复用器，其中n是交叉连接的交换结构的容量。不幸的是，这样一种多路复用器阵列的规模随“n”按指数形式增长，并且阵列的每个输入端都要经受随“n“线性增长的负荷。

按另一种现有技术的公知方法，对输入进行分时复用，然后将其存储在一个存储元件的阵列中，一般是一个随机存取存储(RAM)单元。RAM单元的大小是要交换的(即要交叉连接的)信号码元的数目的两倍，所以可由输出端口按任意的顺序读出输入信号码元的整个补码，同时存储一个新的补码。随着交换结构的容量的增加，每单位时间到达的不同的信号码元的数目也在增加，RAM单元的大小和它的读、写端口的速度也必须增加。

况且，按照这样一种安排，信号码元的大小影响RAM单元的大小和存取循环时间。为了减小交换结构的通过延迟，必须减小信号码元的大小，但这又增加了为了维持交叉连接的信号所必须存取来自每个信号的信号码元的频率。的确，人们期望能够在写或读循环期间存取一个完整的信号。显然，按照这种安排，交叉连接写/读端口的容量就变为一个至关重要的问题，由此可限制这种基于RAM的交叉连接系统的大小。

的确，可以利用的RAM单元的大小和它们的存取时间限制了已知的交叉连接的交换结构的大小规模。如以上所述，随着RAM单元的大小的增加，RAM单元的存取时间也要增加。因此，对于使用RAM单元的现有技术已知的交叉连接的交换结构的容量存在一个根本性的限制。此外，RAM单元的存取时间主要由对于整个RAM的存储内容进行不加限制的存取所需的写地址解码、读地址解码、或两者的地址解码占据。随着RAM的大小的增加，对于多个所谓的读出放大器中的每一个的地址解码级、选择行、和输入端的数目都要增加，这又减慢了交叉连接的交换结构的数据存取操作的每一个阶段。

通过使用至少一个多端口RAM交换单元实现一个无阻塞的交叉连接的时空交换结构，就可克服现有技术的公知的数字式交叉连接的交换结构的这些问题和其它的一些问题以及限制。至少一个多端口RAM交换单元有多个写电路和多个读电路，每个电路操作的定时速率都是基于多端口RAM的交叉连接的交换结构的输入/输出端口的输入/输出时钟速率的一个规定的比值。此外，在一个实施例中，每个写电路只需要部分存取非重叠的存储位置，但每个读电路可以独立地和不加限制地存取在构成至少一个多端口RAM交换单元的多个存储单元中的每个存储单元中的所有的数据存储位置。因为写电路和每个读电路都在以多端口RAM交换单元的输入/输出时钟速率的一个规定的比值操作，具有可在一个合理的存取时间内存取存储容量明显大得多的基于多端口RAM的交叉连接的交换结构是可以实现的。

在本发明的一个实施例中，使用多个多端口RAM交换单元实现一个基于多端口RAM的无阻塞的交叉连接的时空交换结构。

在一个特殊的实施例中，利用分数的写速率使一个写电路可服务于多个输出端口。以此方式，把按空间排列的输入信号码元转换成按时间排列的信号码元。而且，通过利用多个写电路、并且每个写电路都访问一个共用的写地址空间，就可以进一步利用输入信号码元的空间发散性。具体来说，每个写电路都被指定只能访问写地址空间的一个特定的区段，这个特定的区段不同于指定给任何其它写电路的写地址空间区段。把通过一个写电路提供的信号码元写入指定给特定写电路的多端口RAM交换单元的存储位置区段。当写地址空间全部占满时，按预定的顺序把输入端口全部容量收集在一个存储地址空间内。然后把这个写地址空间变为读地址空间，同时前一个读地址空间现在变为写地址空间，将在写入刚刚到达的输入信号码元时使用。

进而，由于读电路正在以输出端口的时钟速率的一个比值操作，所以通过以循环的方式从多端口RAM交换单元向输出端口传递读出的信号码元，就可使每个读电路都服务于多个输出端口。此外，按本发明的另一个实施例，每个读电路都专门被指定只访问读地址空间的一个特定的区段，这个区段不同于指定给任何其它的读电路的读地址空间区段。