[实用新型]计算机硬件保密控制器

说明书

本实用新型涉及一种计算机硬件保密控制器，属于计算机应用技术，特别是硬件保密装置。

目前采用的硬件保密装置HSD，是一种防软件拷贝的方法，硬件保密装置可以通过RS-232口，并行口，或与键盘串联在一块而与中央处理器连在一起。实现的方法为系统向硬件保密装置发一个信息，硬件保密装置返回一个信息，系统对返回的信息进行判断，是否为预定的信息，从而判断特定的硬件保密装置是否存在，因为复制硬件保密装置比较困难，从而达到防拷贝的目的。但它非常昂贵，只能用于比较昂贵的软件产品的保护，而大量的是比较便宜的软件无法使用它，另外它必须占有一部分系统资源，且一种软件使用一种硬件保密装置，而现有的计算机中央处理器CPU只是完成处理和控制功能，无法实现硬件保密。

本实用新型的目的在于设计一种计算机中央处理器CPU既能保持处理和控制的功能，又能实现硬件保密，不占有系统资源，且价格低廉的计算机硬件保密控制器。

本实用新型涉及一种计算机硬件保密控制器，有中央处理器CPU，其特征在于有一个存贮有一个或者一个以上代表中央处理器的值，且只能读出数据及非易失性的存贮体只读存贮器ROM的存贮装置，存贮装置的输出端接有控制门，控制门的输出端与中央处理器CPU的运算部件中的寄存器或总线连接，控制门的控制端与CPU的控制部件中的时序控制信号形成部件的控制信号输出端连接。

按本实用新型提供的计算机硬件保密控制器，中央处理器CPU既保持了处理和控制的作用，又能实现硬件保密，价格低廉，不占有系统资源。

本实用新型有如下附图：

图1为计算机硬件保密控制器的电路框图。

图2为微程序控制器简框图。

图3为计算机硬件保密控制器的电路原理图。

下面参照附图说明本实用新型的实施方案。计算机硬件保密控制器有中央处理器CPU、存贮有一个或一个以上代表中央处理器的值的只读存贮器ROM的存贮装置，存贮装置的输出端接有控制门，控制门的输出端与中央处理CPU的运算部件中的通用寄存器相连，控制门的控制端与CPU的控制部件中的时序控制信号形成部件控制信号输出端C24连接，如图1、图3所示。中央处理器的运算部件有地址寄存器AR、数据寄存器DR、通用寄存器GR和算术逻辑运算单元ALU，用于对数据进行处理和运算。中央处理器的控制部件有程序计数器PC、指令寄存器IR、指令译码器、时序控制信号形成部件及脉冲源、启停电路，用于取指令、分析指令并发出相应的控制信号。控制门为与门。不同的中央处理器连接的存贮装置内所存贮的值不同，其值由中央处理器生产厂家在出厂前写入，用户不可改写，存贮的信息在掉电后不丢失，具有非易失性。用于操作存贮装置的指令进入指令寄存器IR后，程序计数器PC加1，为下一条指令执行作准备，指令译码器对指令寄存器中的操作码进行译码，译码输出进入时序控制信号形成部件，产生的控制信号C24＝1送到控制门24的控制端，打开控制门24，允许存贮装置的值输送入中央处理器运算部件中的通用寄存器GR。该指令为取值微指令和数据送通用寄存器两个微指令，即用两个机器周期完成该指令的操作。这两个微指令的控制信号如下：

(1)取值微指令；

①指令地址送地址总线，控制信号C1＝1。

②发出存控制命令，控制信号C21＝1、C22＝1、C23＝0，允许从存贮器取指令送数据总线。

③指令送指令寄存器，控制信号C5＝1。

④程序计数器加1，控制信号C3＝1。

(2)数据送通用寄存器

存贮装置送值到通用寄存器，控制信号C24＝1。其中每微指令中所有控制信号同时发出。要使时序控制信号形成部件产生上述C1、C21、C22、C23和C24的控制信号，用微指令法实现如图2所示，在时序控制信号形成部件中的控制存贮器中每一个字段增加一位用于存贮C24的控制信号，并在该控制存贮器中增加两个字段存贮有关该指令控制信号的信息。存贮装置还可通过控制门的输出端与中央处理CPU的运算部件中的其它寄存器连接，存贮装置也可通过控制门的输出端与总线连接，只要控制信号送到控制门的控制端，打开控制门，存贮装置的值输出送入相应连接的寄存器或总线实现硬件保密控制。