[实用新型]视频任意字符叠加器

说明书

本实用新型属于电视监控领域。

目前国外各类电视监控设备中视频叠加功能只能显示日期，时间及一些英文标识，不能适应国内用户习惯使用汉字的需要。而国内字符叠加器多数采用小型EPROM或E2PROM存储芯片存储一定量的固定点阵字库，存在显示汉字数量少，显示内容不灵的不足。

本实用新型目的是提供一种能动态实时存储并于视频上显示任意汉字或自设符号及图形的视频任意字符叠加器。

该视频任意字符叠加器包括视频输入电路，叠加电路，视频输出电路，其特征是数据信号经通讯总线〔9〕传输到信号转换电路〔8〕，转化后的信号进入单片机控制电路〔7〕，单片机控制电路通过读写总线〔2〕与数据存储电路〔3〕交换数据，单片机控制电路输出的控制信号分别传输给字符信号发生电路〔4〕和叠加电路〔5〕，视频输入电路〔1〕输入的视频信号与字符发生电路生成的字符视频帧信息共同输入叠加电路，叠加信号通过视频输出电路〔6〕输出。

本实用新型具体实施例结合附图说明如下：

图1：视频任意字任意叠加器整体电路方框图；

图2：数据传输部分电路连接图；

图3：数据存储部分电路连接图；

图4：控制部分电路连接图；

图5：字符叠加部分电路连接图

如图1所示，该叠加器包括四部分组成，即数据传输部分，包括通讯总线9和信号转换电路8构成，电路连接图，见图2。数据存储部分，包括读写总线2和数据存储电路3构成，电路连接见图3。控制部分，由单机控制电路7构成，电路连接见图4。字符叠加部分，包括视频输入电路1，字符信号发生电路4，叠加电路5和视频输出电路6构成，电路连接见图5。

如图2所示数据传输部分，包括RS232总线电平信号与TTL电平信号转换类集成块UI，电容C1，C2，C3，C4以及输入总线A输出总线B构成。其中，与计算机串口连接的输入总线A经集成块U1的7、14、13、8脚输入，脚7、14与计算机串口的第2脚相连，脚8、13与计算机串口的第1脚相连。集成块的第11、10、12、9脚输出至输出总线B，其中，脚10、11与集成块U2的第18脚相连，脚9、12与集成块U2的第17脚相连(U2见图4)

如图3所示数据存储部分，包括小容量E2PROM存储芯片U3，时钟发生芯片U4，电容C5、C6，电阻R1，二极管，3.6V可充电电池，石英晶振以及读写总线C构成，其中，U3的第5、6脚接入读写总线C，脚6与集成块U2的第14脚相连，脚5与集成块U2的第15脚相连，集成块U4第1、8脚接+5伏，2、3、4脚接地，第5、6脚接入读写总线C，其中脚6与集成块U2的第14脚相连，脚5与集成块U2的第15脚相连。

图4控制部分，包括单芯片控制器U2，石英晶振，电容C11，C12，C7，C8，C9，C10，电阻R6，R2，R3，R4，R5，按键开关SW-1，SW-2，SW-3，SW-4，发光二极管，控制总线D，读写总线C，数据总线B构成，其中集成块的第17、18脚接入数据总线B，第14、15脚接入读写总线C，第15、14、13、12脚接入控制总线D。

图5字符叠加部分，包括字符显示集成块U5(如NEC公司的645X系列)，模拟信号叠加芯片U6，RGB视频信号放大器U7，电容C12至C23，电阻R7至R24，三极管N1至N3组成。U5的脚1-4接入控制总线D，其中，脚1接二极管正极，二极管负极接集成块U2的第12脚，脚2接集成块U2的第14脚，U5的第3脚接U2的第13脚，第4脚接U2的第15脚，脚5串接R19接+5V，串接电容C19至地，U5的第9脚和8脚分别接电容C20，C21接地，脚8和脚9之间同时接电感L1，U5的第12脚串联C22和R20接集成块U6的第13脚，同时U6的第13脚分别串接R21至+5V，串接R22至地，U5的第15脚接U6的第11脚，U6的12脚通过电解电容C18接入视频输入线，同时还分别接R18接+5V，接R17接地，U6的第6、7脚接地，第14脚接电解电容C23正极，C23的负极接集成块U7的第1脚，同时，C23负极串接电阻R23至地。U7的第10脚接+5V，第2、7、15脚接地，第4、5、12、13脚接-5V，U7的第16脚接电阻R24串联至视频输出线。

本实用新型优点：实现了视频与任意字符的叠加，可以快速灵活的从计算机接收任意点阵信息，并通过采用高速SPI总线存储芯片，使接收到字符信息即可以永久保存，又可以随时更改。由于在电路中设计了时钟信号发生电路，使本任意字符发生器可以于视频图像上实时显示时间日期信息，适用各种用途，方便灵活。