[发明专利]用于连接VLSICMOS电路的高速信号传输

说明书

本发明通常涉及计算机信号通信，尤其涉及一种用于在一种具有减少功耗的总线或点对点连接上的多集成电路之间的数据、控制和地址信号的高速块传送通信的集成电路接口和方法。

在数字计算和其它数字应用中使用的半导体集成电路经常使用多个超大规模集成(VLSI)互连电路用来跨过单段或多段传输线路实现二进制通信。常规传输线路包含图形(Traces)，它们在一种适当的基片例如一种印刷电路板上被形成。每个传输线路可以被设计，例如，使用所谓微带图形和带状线路图形以便形成一种具有大约为50-70欧姆的特性阻抗的传输线路。另一方面，每个传输线路可以具有用它们的特性阻抗终接的相反的末端。在用于这种传输线路的激励器上的输出负载可以像25-35欧姆一样低。

为了消耗合理的功率，高频信号传输要求小振幅信号。对于一种在像GTL,HSTL,SSTL或RAMBUS那样的噪音环境中容易检测电压偏移(例如0.8-1.2V)的接收机来说，电流也必须非常大(例如每个激励器大约为50-60毫安)。一种典型的接收机使用一种具有在输入高压(VIH)和输入低压(VIL)之间形成的参考电压(VREF)信号的比较器。VREF信号是一种高阻抗DC(直流)参考电压，在整个时间不精确地跟踪电源，但不能响应瞬时噪音。按常规，高输出电压(VOH)和低输出电压(VOL)代表从发射源形成的信号，而VIL和VIH代表到达该接收设备的输入端的信号，尽管它们可能被认为是相同的信号。

图1A是说明使用RAMBUS技术的一种现有技术接收机10的方框图。该系统10包含一个经由信号线路103与内部输入接收机110耦合的衰减器100。VREF信号105与每个内部接收机110耦合。VREF从电源产生。通常，该电源的DC值有5％的变动。图1B是一个说明与高参考电压(VREFh)和低参考电压(VREFl)有关的实例信号的时序图125。VREFh和VREFl的值一般取决于过去经常产生VREF信号的电源变化。为了可靠地检测信号极性，要求大的电压偏移，即高压信号(VIH)和低压信号(VIL)之间的差值以及在VREF信号以上和以下的稳定的信号电平。现行的单端信号传输技术的电压偏移按常规大约为0.8V。

图1C是一个说明使用RAMBUS技术的现有技术接收机150的示意图的方框图。该接收机150对输入信号167和VREF信号154进行抽样直到该信号达到一种稳定电平，这时传送门160和165关闭。一旦传送门160和165关闭，检测门172就能够消除电流注入。图1D是一个说明用于一种实例信号的接收机150的操作的时序图175。该接收机150对输入参考信号和输入信号抽样直到该信号达到一种稳定电平，例如一种低逻辑电平(VIL)，并且，当输入信号稳定时，该接收机将读出该输入信号值。如上所述，为要可靠地进行信号检测，该信号电压偏移必须快到足以允许所有的接收机150以一种用于建立时间和保持时间的足够余量抽样一个稳定的信号。这种电压偏移应发生在小于30％的最小周期时间内以便允许用于信号偏离(skew)时间，建立时间和保持时间的余量。在一种工作在高频的大容量加载环境中，当在该激励器电流中有附加负荷的情况下，当最小周期时间减小到1毫秒以下时，用于信号偏离时间，建立时间和保持时间的余量也将减小。由IEEE P1596.3使用的低压差动信号传输(LVDS)以运行问候信号为代价通过使用250mv电压偏移能克服这些问题。运行问候信号必然增加引线数目和增大组件尺寸。

另外，计算机系统一般使用一种总线系统，在该系统中，若干设备被连接到该总线。它们中的大多数使用时钟以便使数据信号，地址和控制信号生效。图21说明一种用于DRDRAM的现有技术系统2100，该系统使用一种具有两段(segment)2136和2138的时钟线路2130。一段2136从该数据总线的一端延伸到接近该总线第二末端的一个转向点2137。另一个时钟段2138从转向点2137反向延伸到该数据总线的第一末端。该信号总线2120传送数据信号，地址和控制信号。当该时钟2132被该设备使用以便接某一信号时，这种拓扑结构保证在该总线2120上发送的该信号始终同步出现在同一方向传输。如果加载完的所有信号和时钟几乎是相同的，并且该时钟2132用于抽样和接收该信号，那么这一工作是非常成功的。但是，有时该系统可能要求两倍于该数据带宽，在这种情况下，即使地址和控制信号是相同的，并且能被共享，这类总线系统也需要将信号数量增加一倍。

因此，在用于低成本VLSI数字系统的现有技术中，对于大量的单端信号的高频操作需要低功率激励器和可靠的接收机。