[发明专利]低功率计数器

说明书

发明领域

本发明一般涉及计数器和计数器模块，特别涉及低功率计数器和计数器模块。

现有技术

计数器用于许多不同的电子装置中，例如计算机、计算器、个人备忘记事本、移动电话，等等。

计数器是一种时序机，它设计为响应输入线路上的脉冲循环通过预定的状态序列。该状态通常表示连续数。根据所用的数字代码、模数(modulus)和定时模式存在许多不同的计数器。

计数器可以是同步或异步的(或者绞波时钟计数器(ripple clockcounter))。

常规的4-位或模-16二进制计数器包括四个JK触发器。计数器对计数使能(enable)线或时钟输入上的脉冲进行计数。输出为一个4-位二进制数。同步计数器的特征在于每个触发器的计数使能线连接到相同的时钟源。

在异步计数器中，相同的触发器连接到其右侧相邻数位或者较高有效位的计数使能输入端，使得它可以改变相邻触发器的状态。因此，进位信号从左到右绞波式传递通过计数器。因此，异步计数器也称为绞波计数器。

上述现有计数器设计的一个问题是当它们用于移动电话这样低功耗的应用或装置中时，在计数器中的触发器的功耗占据了当前装置总功耗中相当大的一部分。

美国专利US-A 5,585,745号中公开了一种用于减小个人计算机的功耗的方法和装置。一种功率控制器通过停用由时钟控制信号所指示的不需要的功能模块，从而降低功率。控制信号是从多个功能模块所接收的，一个特定的功能模块被根据来自该功能模块或其它功能模块的请求而被停用，并且该特定功能模块根据来自另一个功能模块的请求而被激活。每个功能模块在停用时比激活时消耗更少的功率。最好，通过把全速率时钟应用到功能模块而使该模块激活，并且通过不把该时钟应用到该模块而使该模块停用。这是通过从被时钟控制线提供的信号所调制的正常输出时间得出的“调制时钟”而实现的。

但是，美国专利US-A 5,585,745仅仅描述了一般的功能模块而没有描述特定类型的模块级或模块尺寸。

发明概要

本发明的一个目的是提供一种低功率计数器和计数器模块以减小功耗问题。

这是通过根据本发明的低功率计数器而实现的，该计数器具有包括触发器的低功率计数模块，该触发器在停用时消耗最少的功率，并且仅仅当各个数据输出连接的数值必须改变时才激活该触发器。

本发明的另一个目的是提供使用根据本发明的低功率二进制计数器模块的一种低功率n-位二进制编码计数器(n-1…0)，其中数位i被改变，并且在对应于数位i的当前模块中的触发器仅仅当数位i-1至0都等于“1”时才被激活。

本发明的另一个目的是提供使用根据本发明的低功率格雷码计数器的一种低功率n-位格雷码计数器。表示两个n-位格雷码字(n-1...0)的两个连续状态被称为s0和s1。为了确定在表示字S1的状态之后的状态内的字S2，该计数器执行如下操作。数位i(i<>n-1)从s1变为s2，并且仅仅当在s1和s2中的数位i相等、在s1中的数位i-1等于“1”并且在s1中的数位i-2等于“0”时，在对应于数位i的模块中的触发器才被激活。数位n-1从s1变为s2，并且当在s1和s0中的数位n-1相等以及在s1中的数位n-3至0等于“0”时，在对应于数位n的模块中的触发器被激活。

根据本发明的低功率计数器的一个优点是降低了功耗。

附图简述

下面将参照附图具体描述本发明优选实施例的细节、优点和特点，其中

图1为根据本发明的低功率4-位二进制计数器的方框图，

图2示出用于图1中的计数器的两个一般构成模块，

图4为根据本发明的低功率4-位格雷码计数器的方框图，

图5示出用于图4中的计数器的两个构成模块，

图7为现有的4-位二进制计数器的方框图，

图8A为现有的4-位格雷码计数器的方框图，以及

图8B具体示出图8A中的计数器的进位(inc)模块。

本发明具体描述

根据本发明的计数器的第一实施例在图1中示出。这是一个同步低功率4-位二进制计数器，包括四个D型触发器101、102、103和104。

在下文中的描述中提供许多具体细节，例如在计数器中的位数，以给出本发明的更加彻底的描述。对于本领域内的专业人员来说，显然不需要这些具体细节也可以实现本发明。一些众所周知的特点没有描述，以免对本发明造成混淆。