[发明专利]磁性传感器无效
申请号: | 99808398.4 | 申请日: | 1999-06-14 |
公开(公告)号: | CN1308758A | 公开(公告)日: | 2001-08-15 |
发明(设计)人: | 濑山喜彦 | 申请(专利权)人: | 富士通株式会社 |
主分类号: | G11B5/39 | 分类号: | G11B5/39 |
代理公司: | 中国国际贸易促进委员会专利商标事务所 | 代理人: | 王永刚 |
地址: | 日本*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 磁性 传感器 | ||
本发明涉及到磁性传感器。
磁性传感器主要用作计算机中的记录装置的硬盘驱动器的磁头。常规的硬盘驱动器磁头借助于线圈中产生的感应电流来检测磁场。但由于最近对更高的记录密度和更高的速度的要求,直接检测磁场的磁性传感器本身已经开始被用于磁头中。由于硬盘驱动器的更高的记录密度,1位的记录面积的减小导致产生的磁场更小。于是,希望有更小并能够检测外部磁场小的变化的磁性传感器。
目前广泛使用的磁头是利用磁阻效应(以下称为“MR效应”)的磁性传感器。MR效应是当磁性材料的外部磁场方向和电流方向不同时,磁阻根据外部磁场的强度变化。利用MR效应的磁头极大地改善了记录密度。然而,对记录密度的进一步改善有强烈的需求,从而出现了使用利用巨磁阻效应(以下称为“GMR效应”)的磁头的趋势,这涉及到比MR效应更大的磁阻变化,并有望在最新一代磁头中提供甚至更好的记录密度。
此磁头使用自旋阀GMR。这是一个大约7%的MR比率,并被认为能够应用于高达每平方英寸10-20千兆位的记录密度。
但最近硬盘驱动器记录密度的改善是急剧的,并已经确定2002年的记录密度目标是每平方英寸40千兆位。对于这一水平的记录密度,MR比率必须至少为10%。记录位尺寸的磁道宽度将为0.3微米或更小,而位长将为0.07微米或更小。因此,希望GMR膜的厚度不大于0.07微米(700埃),并假设上下磁屏蔽的绝缘层的厚度为200埃,必须不大于0.03微米(300埃)。
具有多层结构的GMR膜有望被用来满足这一要求。在多层GMR膜中,对于给出最大MR比率(30-50%)的第一峰值,改变磁阻所需的外部磁场高达几千奥斯特或更高。另一方面,第二峰值中的MR比率为10-20%,但改变磁阻所需的外部磁场低达大约100奥斯特,以致被认为适合于用在磁头中。
而且,已知在室温下,当电流垂直于膜表面流动(CPP,垂直于平面的电流)时,比之电流平行于膜表面流动(CIP,电流沿平面)时,多层GMR膜具有大约2倍的MR比率。在这种情况下,元件结构通常如图1所示。此元件以比较小的元件截面积而具有更大的磁阻和更大的磁阻变化程度。亦即,虽然它提供了适合于窄磁道宽度的优点,但其缺点包括由上下元件层造成的更大的厚度以及制作绝缘层和元件时更大的困难(必须更高的对准精度)。
本发明的目的是借助于提供易于制造的和紧凑的并具有高的磁阻变化程度的磁性传感器而克服现有技术的这些问题。
为了达到此目的,本发明提供了一种利用GMR效应的磁性传感器,其中具有接触孔的绝缘层被制作在下端子层上,其上在包括整个接触孔和至少环绕绝缘层的区域上制作GMR层,并在其上制作上端子层。
根据本发明的另一种情况,上端子层和下端子层同时提供磁屏蔽层功能。
图1是常规磁性传感器的元件结构的实施例的示意剖面图。
图2是根据本发明的磁性传感器的元件结构的实施例的示意剖面图。
图3是根据本发明的磁性传感器的元件结构的另一实施例的示意剖面图。
图4是常规磁性传感器的制造工艺的说明。
图5是根据本发明的磁性传感器的制造工艺的说明。
图6示出了作为本发明的例子得到的磁性传感器的GMR直径与MR比率之间的关系。
图7示出了作为本发明的例子得到的磁性传感器的GMR直径与饱和外磁场之间的关系。
图8示出了作为本发明的例子得到的磁性传感器的GMR直径与灵敏度之间的关系。
在本发明的磁性传感器中,GMR层最好具有由CoFe/Cu或Co/Cu组成的多层膜结构。绝缘层可以例如是SiO2。
图2示出了根据本发明的磁性传感器的元件结构。此元件包含下端子层11、绝缘层12、GMR层13和上端子层14。此处,下端子层和上端子层由例如Cu膜制成。
在具有图3所示元件结构的磁性传感器中,下端子层11′和上端子层14′二者还起磁屏蔽层的作用。下端子层和上端子层可以由例如NiFe膜组成。利用这种构造,有可能使磁屏蔽之间的距离等效于GMR层的厚度,从而急剧地减小磁屏蔽之间的距离。
对于具有图2或图3所示元件结构的磁性传感器的制造,例如,首先如图5所示在Si衬底(未示出)上制作下端子层11,并在其上制作抗蚀剂图形之后,将其研磨成下端子形状。接着,在其上制作绝缘层12,制作抗蚀剂图形,并再次执行研磨以形成接触孔,然后制作GMR层13。然后在其上制作上端子层14,并形成另一个抗蚀剂图形,用来研磨成上端子形状。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于富士通株式会社,未经富士通株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/99808398.4/2.html,转载请声明来源钻瓜专利网。