[发明专利]电可擦除非易失性存储器

权利要求书

1、一种在P型区形成的非易失性存储器单元，包含：

具有一个浮置栅极、一个控制栅极、及在所述P型区中形成的用作源极和漏极的第一和第二掺杂区的晶体管；

所述浮置栅极是可借助电子隧道效应被擦除的，电子隧道从所述浮置栅到所述第一个掺杂区，并且所述第一掺杂区和所述P型区是正偏置的，以致在所述第一个掺杂区偏置和P型区偏置间的电位差小于或等于Vcc，并且大于0；一个在控制栅极上的负偏置；并且

所述第二个掺杂区是被一个等于或大于P型区的偏置电位的正电位所偏置。

2、如权利要求1所述的单元，其特征在于：所述N-势阱是正偏置的。

3、如权利要求1所述的单元，其特征在于：所述P型区和谈到第一个掺杂区是偏置到Vcc或更高电位，但等于或小于N-势阱偏置电位。

4、如权利要求1所述的单元，其特征在于：所述P型区是一个嵌入到N-势阱的P-势阱。

5、如权利要求1所述的单元，其特征在于：所述漏极是第一个掺杂区。

6、如权利要求1所述的单元，其特征在于：所述电位差是小于Vcc的。

7、一种用于擦除存储器单元的方法，该存储器单元具有一个控制栅极、一个浮置栅极、一个隧道以及用作源极和漏极的在P-势阱中形成的第一和第二掺杂区；P-势阱依次在N-势阱中形成，所述的方法包含如下步骤：

将所述控制栅极负偏置；

将所述P-势阱正偏置；

将所述第一个掺杂区正偏置，以致所述第一掺杂区偏置电位减去P-势阱偏置电位小于或等于Vcc，而大于0；并且

使用一个等于或大于所述P-势阱偏置电位的正电位去偏置第二掺杂区。

8、如权利要求7所述的方法，包括有产生放电到所述掺杂区的电子的步骤。

9、如权利要求7所述的方法，包括有对所述N-势阱进行正偏置的步骤。

10、如权利要求7所述的方法，包括有偏置第一个掺杂区到大约是Vcc或更高电位的步骤。

11、如权利要求7所述的方法，包括有偏置P-势阱到大约是Vcc或更高电位的步骤。

12、如权利要求7所述的方法，包括有偏置N-势阱到大约是Vcc或更高电位的步骤。

13、如权利要求7所述的方法，包括有偏置控制栅极到比-11伏要正一些的一个负电位的步骤。

14、如权利要求7所述的方法，包括有使第一个掺杂区和P-势阱偏置电位差等于大约1-2伏的步骤。

15、如权利要求7所述的方法，其特征在于：所述第一掺杂区的正偏置包含所述的漏极的正偏置。

16、如权利要求7所述的方法，包括有偏置P-势阱和偏置第一个掺杂区到等于或小于P-势阱偏置电位的一个电位的步骤。

17、一种在P型区形成的非易失性存储器单元，包括有：

具有一个浮置栅极、一个控制栅极、及在所述P型区中形成的用作源极和漏极的第一和第二掺杂区的晶体管；

所述浮置栅是可借助电子隧道效应被擦除的，电子隧道从所述浮置栅到所述第一个掺杂区，并且所述第一掺杂区和所述P型区是正偏置的，以致在所述第一个掺杂区偏置和P型区偏置间的电位差小于或等于Vcc，并且大于0；一个在控制栅极上的负偏置；并且

所述P型区和所述第一个掺杂区被偏置到Vcc或更高的电位，但是等于或小于N-势阱偏置电位。

18、如权利要求17所述的单元，其特征在于：所述的N-势阱是正偏置。

19、如权利要求17所述的单元，其特征在于：所述的P型区是被嵌入N-势阱的一个P-势阱。

20、如权利要示17所述的单元，其特征在于：所述的漏极是第一个掺杂区。