[发明专利]无乘法器的数字滤波

说明书

本发明涉及数字滤波技术，更具体地，涉及不用乘法器的滤波技术。

当前技术水平下，在要求抽选高速率数字信号的场合，对于第一抽选级应用着诸如由∑-Δ(累加-增量)调制器产生的1比特信号和级联-积分-梳状滤波器(CIC滤波器)等。然后，跟随以一个常规的有限冲激响应(FIR)抽选滤波器级。以N进行抽选意味着对于每N个数据样值，滤波器输出样值只产生一次。每次滤波器输出为一个多比特的值，它代表了相应的N个数据样值。

图1是先有技术中实现一个三级CIC滤波器的方框图例子，它对输入信号以因子值N进行抽选。从图中可见，CIC滤波器由多个累加器11构成第一级电路，该CIC滤波器工作在快速取样时钟15的速率上。然后，后随的抽选级13在一个较低的抽选时钟17上产生出样值，它是在其输出端上每隔N个样值仅仅给出一个样值而丢弃其它样值来做到的。最后，第三级中包含各个差分器19，它们工作于抽选时钟速率上。

由于全部滤波器系数均置于1，即以CIC滤波器中不需要乘法器。结果，它们能够运行的速度受加法器(在第一级中)的速度所限制。因此当关联到很高的数据率时，CIC滤波器应用于第一抽选级上，以便将数据率充分地降低到能使FIR滤波器可以应用的程度。然而，CIC滤波器的sin(x)/x频率特性必须用随后的FIR滤波器进行补偿，故使得这些FIR滤波器的设计复杂化。对于很高速率的应用来说，CIC滤波器中的加法器将是速率限制因素。

又，图1中示例的结构还是不灵活的，如果要求有快速可变性的滤波器特性(并因而要有改变数目的电路级)，便需要有滤波器组，这进一步使滤波器结构复杂化。

即以，本发明的一个目的是提供出一种改进的数字滤波技术。

按照本发明的一个方面，在这里的滤波装置和方法中可达到上述的和其它的目的，这里包括有接收一个1比特数据样值的L比特组块，其中L大于1；并且，应用该1比特数据样值的L比特组块来选择出2^L个滤波器输出值中一个相应的输出值。

按照本发明的另一个方面，在应用1比特数据样值的L比特组块选择出2^L个滤波器输出值中一个相应的输出值时，包含了通过可替换地选择一个相应的滤波器系数或是该滤波器系数的反相值，应用该L个1比特数据样值之每一个来确定出一个乘积值；并通过将L个乘积值相加在一起以产生出2^L个滤波器输出值中那相应的一个输出值。

本发明的又一个方面，是在应用1比特数据样值的L比特组块选择2^L个滤波器输出值中一个相应的输出值时，可以另外地包含了应用1比特数据样值的L比特组块来寻址一个可寻址存储器，该存储器中已经存储了2^L个滤波器输出值，其中，每个1比特数据样值的L比特组块对2^L个滤波器输出值中一个相应的输出值进行编址，从而可使被选址的滤波器输出值供给在可寻址存储器的一个输出端上。2^L个滤波器输出值可以代表2^L个可能的L值之总数，每个L值可替换地表示L滤波器系数为1或是L滤波器系数为1的反相。另一种情况，每个值可以替换地表示L滤波器系数为1、或是为0。

本发明的另外方面，单个的可寻址存储器能够以若干个较小的存储器代替，按照地址，每个小存储器从1比特数据样值的L比特组块中接收一个相应的比特子集。将各个较小存储器的输出组合起来，以产生出滤波器输出值。

本发明的再又一个方面，应用1比特数据样值的L比特组块来选择2L个波波器输出值中一个相应的输出值时，可以包含应用1比特数据样值的L比特组块中的一个m(i)比特组来寻址多个(K个)可寻址存储器内一个相应的存储器，其中1≤i≤k，又其中每个可寻址存储器内都已经存储了2^m(i)个部分滤波器输出值，其中每个m(i)比特组对2^m(i)个部分滤波器输出值中一个相应的输出值进行编址，从而可使一个被选址的部分滤波器输出值供给在该可寻址存储器的一个输出端上。然后，通过将K个可寻址存储器中来的部分滤波器输出值组合起来，可以产生出2^L个滤波器输出值中那个相应的输出值。某些实施例中，m(i)=L/K,1≤i≤k。也就是，K个存储器内之每一个可以从1比特数据样值的L比特组块中接收到相同数目的也即L/K个的比特。