[发明专利]多标准时钟恢复电路

说明书

本发明涉及一种如权利要求1的前序部分所述的用来恢复图文电视信号的电路。

为了从视频信号、诸如CVBS信号中恢复图文电视信号，必须在所谓的“同相时钟运行”(Clock-Run-In-Phase)期间提取该信号的相位信息，以便能够在后面的数字电路中对信号进行时钟同步地扫描。因为在信号的垂直消隐间隙内，可能在相继的电视行中传送不同种类或标准的多种图文电视信号，诸如VPS、TXT、WSS CC信号以及其它此类信号等，所以恢复电路必须能够逐行地提取不同的时钟频率。

迄今为止，对此已有一种具有多个锁相环电路的恢复电路得到应用(首先是的H-PLL)，其中，由调整或锁定在行频上的第一锁相环电路生成与所期望的信号扫描频率相对应的、多倍于行频的频率。然后该时钟在“同相时钟运行”期间通过移相器被传送给锁定在待划分或待分割的信号上的第二锁相环电路。此类的典型应用为VPS/PDC解码器、TVTS和诸如此类的设备。

为了实现多标准解决方案，现有技术的恢复电路需要与应当支持的标准一样多的锁相环电路，使得这种已公开的电路方案造成元件耗费并从而造价不合理。另外，锁相环电路的时间常数一般是如此之大，使得为此所要求的环过滤器在模拟实施中不能造价合理地进行集成。这意味着，对于各种标准，实现恢复电路的集成元件必须有至少一个辅助管脚或接点。作为移相器的各锁相环电路的时钟最终必须从临近的频率中逐行地来获取。与此相关的振荡时间常数与为相移过程实现尽可能慢的振荡时间常数的要求是相冲突的。因此，对于设计上的让步至今是不好处理的，并从而限制了可达到的扫描功率容量。在极限频率识别中-比如用于CC信号、即闭路字幕信号的1MHz或用于图文电视信号的6.9375MHz-必须为每种标准各设置一个锁相环电路，这又造成了电路的相对耗费，并从而致使造价昂贵。

鉴于现有的技术水平，本发明的任务在于，创造一种如权利要求1的前序部分所述类型的用于多标准时钟恢复的电路，该电路在明显较高的功率容量内能够用数量相对少的元件来实现，并且仍然保证了比现有技术水平的电路有更高的功率容量。

该任务通过权利要求1的特征而得到解决。本发明的有利扩展方案由从属权利要求提供。

也即，本发明的电路是基于一个单独的锁相环电路，并且与现有技术水平不同的是，待恢复的信号的扫描频率不再通过行锁定来生成，而是基于一个单独的石英频率(基准频率)。

本发明的一种有利的扩展(权利要求2)规定，根据石英基准频率生成与标准无关的频率，并借助分频器从该频率获得各扫描频率。优选地生成倍频的扫描频率，以便用锁相环电路的相位检测器来保证相移中的对称特性。

在本发明中，根据石英晶体稳频的基准频率所生成的、并借助分频器从其获得扫描频率的参考频率基本上为一种可独立选择的频率。然而在实践中，这些频率可视为待获取的扫描频率的公共倍频。实际上分频器是以1/16步长来执行的，从而，比如对应于VPS频率的27.5倍和图文电视频率20倍的138.75MHz可选择作为参考频率。

在本发明的电路中，各扫描频率的时钟从“时钟进入运行”(Clock-Run-In)开始被偏移成与基准点同相。然后在下一H脉冲之后切换到两个相位检测器的另一个上(如权利要求2所述的实施方案)。

本发明的电路具有以下优点：

-与标准的数量无关，仅需要一个单独的锁相环电路；

-由于基准频率的频率稳定，I部分可以选择得任意大，因此，当在不同的标准之间切换时不会对扫描的稳定性造成有害影响；

-与现有技术相比，用来实现本发明电路的集成元件的管脚或接点数量对所有标准而言都被减少到一个，这是与所支持的标准的数量无关的；

-因为与现有技术水平相反，时钟不再耦合到行频上，所以录像机信号的分割也是可以实现的，到目前为止，这若依照水平信号中的跳相是不可能实现的。

下文借助附图示例性地对本发明进行详细解释，其中：

图1示出了本发明电路的第一实施方案，

图2示出了本发明电路的第二实施方案。

首先借助图1对本发明电路的第一实施方案进行解释。图1中所示出的电路描绘了一种时钟恢复电路，它基于的是带有两个可控的频率及相位检测器的单独锁相环电路，在下文中也用PFD来指代这些检测器，并以参考编号1或2来标示。PFD 1涉及所谓类型4的PFD，它不但对频率较灵敏，而且对相位也较灵敏，并且改变锁相环电路中的相位。PFD2涉及所谓类型3的PFD，它是一种单纯的相位灵敏型检测器，并且只改变锁相环电路的相位。