[发明专利]基于块的设计方法无效
申请号: | 99813779.0 | 申请日: | 1999-09-30 |
公开(公告)号: | CN1376283A | 公开(公告)日: | 2002-10-23 |
发明(设计)人: | H·常;L·库克;M·亨特;W·克;C·K·伦纳德;G·马丁;P·帕特尔森;K·特罗;K·文卡特拉马尼 | 申请(专利权)人: | 凯登丝设计系统公司 |
主分类号: | G06F17/50 | 分类号: | G06F17/50;G01R31/3185;G01R31/3183 |
代理公司: | 中国专利代理(香港)有限公司 | 代理人: | 吴增勇,王忠忠 |
地址: | 美国加利*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 基于 设计 方法 | ||
1.一种用于设计电路系统的方法,所述方法由设计者执行,所述方法包括如下步骤:
(a)选择多个用于设计所述电路系统的预先设计的电路块;
(b)收集关于所述预先设计的电路块的设计者的数据(包括经验数据、估计数据、和/或实现数据),所述设计者的数据能适用于一种处理方法;
(c)根据所述设计者的数据和可接受的风险程度,以某种方式认可或者拒绝所述电路系统的设计;
(d)在认可时,形成块技术要求,后者包括用于每一个所述电路块的准则和修改的约束(FEA);
(e)在认可时,形成块技术要求,用于在芯片的平面布置图上布置所述电路块,与所述准则和修改的约束一致而不改变所述选择的电路块和所述处理方法。
2.权利要求1的方法,其特征在于所述技术要求包括总线标识信息。
3.权利要求1的方法,其特征在于所述技术要求包括测试策略。
4.权利要求1的方法,其特征在于还包括如下步骤:
(f)在认可时,通过对所述电路块添加标准和系统特定接口而在所述芯片的平面布置图上布置所述电路块。
5.权利要求4的方法,其特征在于还包括如下步骤:
(g)为互连所述电路块而形成胶合电路。
6.权利要求1的方法,其特征在于还包括如下步骤:
(f)为根据所述电路技术要求把所述选择的电路块制作成所述芯片而形成顶层计划。
7.权利要求5的方法,其特征在于还包括如下步骤:
(h)在完成所述处理之前,验证步骤(c)、(d)、(e)、(f)和(g)中的每一个步骤的正确执行。
8.一种用于设计电路系统的方法,所述方法由一个或一个以上的设计者执行,所述方法包括如下步骤:
(a)选择多个用于设计所述电路系统的预先设计的电路块;
(b)收集关于所述预先设计然而要被设计的电路块的、反应所述设计者经验的数据,所述设计者经验能适用于一种处理方法;
(c)根据所述设计者的经验数据和可接受的风险程度,以某种方式认可或者拒绝所述电路系统的设计;
(d)在认可时,形成块技术要求,后者包括用于每一个所述电路块的准则和修改的约束;和
(e)在认可时,产生形成的块技术要求和用于时钟、电源、和总线通信的胶合逻辑,用于在芯片的平面布置图上布置所述电路块,与所述准则和修改的约束一致,满足所述设计目标,而不改变所述选择的电路块和所述处理方法。
9.权利要求8的方法,其特征在于还包括如下步骤:
(f)在认可时,形成块技术要求,用于在芯片的平面布置图上布置所述电路块,与所述准则和修改的约束一致而不改变所述选择的电路块和所述处理方法。
10.权利要求9的方法,其特征在于所述(f)还包括为所述电路块中的每一个形成虚拟电路技术要求,用于在所述芯片的平面布置图上布置所述电路块。
11.权利要求8的方法,其特征在于所述设计者数据经验包括组中的至少一项,所述组包括:使用字段、模拟、至少一个所述预先设计的块的部分或整个实现。
12.权利要求9的方法,其特征在于还包括如下步骤:
(g)为互连所述电路块而形成胶合逻辑。
13.权利要求9的方法,其特征在于还包括如下步骤:
(g)为互连所述电路块而形成套环(collar)接口。
14.权利要求9的方法,其特征在于所述步骤(f)还包括:
在认可时,为根据所述虚拟电路技术要求把所述选择的电路块制作成所述芯片而形成顶层计划。
15.权利要求9的方法,其特征在于还包括如下步骤:
在完成所述处理之前,验证步骤(c)、(d)、(e)、和(f)中的每一个步骤的正确执行。
16.权利要求14的方法,其特征在于还包括如下步骤:产生并验证制作所述芯片所需的作为结果的物理排版、掩膜和测试数据。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于凯登丝设计系统公司,未经凯登丝设计系统公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/99813779.0/1.html,转载请声明来源钻瓜专利网。