[发明专利]具有可编程等待状态的微处理设备

权利要求书

1、在具有第一存储器和第二存储器的计算设备中，第一和第二存储器连接在公共数据总线上，一种访问第一和第二存储器的方法，其特征在于，包括以下几步：

将第一等待状态值和第一存储器相关联；

将第二等待状态值和第二存储器相关联；

从所选的存储器之一读取数据；

当完成读步骤，置计算设备为等待状态，其等待时间周期与所选择的存储器相应的等待状态值成比例；并且

当在时间周期到期，对第一和第二存储器的另一个执行下一步I/O操作。

2、如权利要求1所述的方法，其特征在于，所述写入存储器之一的步骤先于读取步骤执行，而后紧接着读取步骤。

3、如权利要求1所述的方法，其特征在于，从所选存储器之一读取数据的步骤包括连续从那里读取多个数据。

4、如权利要求1所述的方法，其特征在于，置所述计算设备为等待状态的步骤包括选取与所选存储器相应的等待状态值，并且对一个数进行计数，直到等于该值。

5、如权利要求1所述的方法，其特征在于，所述第一和第二存储器是外部存储器。

6、如权利要求1所述的方法，其特征在于，所述第一和第二存储器是内部存储器。

7、如权利要求1所述的方法，其特征在于，所述第一和第二等待状态值是基于所述第一和第二存储器各自的输出电路的特性。

8、如权利要求7所述的方法，其特征在于，所述第一和第二等待状态值是进一步基于所述计算设备使用的时钟频率。

9、如权利要求7所述的方法，其特征在于，所述特性是指输出电路在读操作后，达到高阻抗状态所需的时间。

10、一种微处理设备，其特征在于，包括：

系统总线(120)；

连接在系统总线上的逻辑电路(110、152)，该逻辑电路至少具有第一内部存储器(114a)和第一信号(s108)的第一输出，第一信号在对外部存储器进行读操作期间具有第一逻辑状态，否则具有第二逻辑状态；

至少第一外部存储器(130)与系统总线相连接；

等待状态电路(160)具有和所述逻辑电路(110、152)相连接的第二信号(s150)的第二输出，由此所述逻辑电路响应于第二信号被加电，而进入等待状态；

外部总线控制电路(170)含有计数电路(202、204、206)，比较电路(220)，和与等待状态电路(160)相连的第三信号(s152)的第三输出，其特征在于，等待状态电路响应于第三信号的被加电和不加电，对第二信号加电和不加电；并且

数据装置(140、142)用来存储多个等待状态值，其中的一个所述等待状态值对应于所述第一外部存储器(130)；

外部总线控制电路(170)作为第一信号(s108)状态的一个函数，对第三信号(s152)加电；

计数电路(202、204、206)响应于第一信号从第一逻辑状态转换到第二逻辑状态的改变开始计数序列；

比较电路(220)具有与数据装置(140、142)相连的第一输入，来接收所选的等待状态数值之一，并且连接第二输入用来接收从计数器输出的计数；

当比较电路的输入相等时，比较电路就不加电第三信号。

11、如权利要求10所述的微处理器，其特征在于，所述逻辑电路(110，152)生成存储地址(s140)，并且数据装置(140、142)包括了用于响应于所生成的存储器地址而产生等待状态值之一的选择器(140)。

12、如权利要求10所述的微处理器，其特征在于，所述逻辑电路(110，152)包括了第四信号(s110)的第四输出，表明了对同一存储器的连续读操作，第四输出和外部总线控制电路(170)相连，外部总线控制电路作为第四信号的状态的一个函数，进一步对第三信号加电。

13、如权利要求10所述的计算设备，其特征在于，所述计算设备进一步包括用于将等待状态数有选择地载入到数据装置(140、142)中的编程装置(180)。