[发明专利]半导体存储器电路的电容器的制造方法无效

专利信息
申请号: 00133189.2 申请日: 2000-10-24
公开(公告)号: CN1350327A 公开(公告)日: 2002-05-22
发明(设计)人: 曾鸿辉 申请(专利权)人: 世界先进积体电路股份有限公司
主分类号: H01L21/82 分类号: H01L21/82;H01L21/8242
代理公司: 北京市柳沈律师事务所 代理人: 陶凤波
地址: 台湾省新竹*** 国省代码: 台湾;71
权利要求书: 查看更多 说明书: 查看更多
摘要: 一种堆叠式电容器的制造方法。形成字线和转移栅晶体管后,沉积第一介电层、薄的氮化硅与第二介电层。蚀刻以形成存储单元接触窗。沉积第一多晶硅,在接触窗内形成第一多晶硅插塞物。去除第二介电层以露出一部分第一多晶硅插塞物。形成第二多晶硅和第三介电层,对第三介电层回蚀刻以形成第三介电层侧壁间隔物。形成第三多晶硅,回蚀刻第三多晶硅和第二多晶硅,以形成第三多晶硅侧壁间隔物与第二多晶硅侧壁间隔物。去除第三介电层侧壁间隔物,剩余的第一多晶硅插塞物、第二多晶硅侧壁间隔物与第三多晶硅侧壁间隔物构成了电容器的电荷储存电极。
搜索关键词: 半导体 存储器 电路 电容器 制造 方法
【主权项】:
1.一种集成电路的多晶硅结构的制造方法,包括:在半导体基板上形成一层第一介电层,并平坦化所述第一介电层;沉积一层薄的介电层;沉积一层第二介电层;利用光刻和腐蚀技术蚀刻所述第二介电层、薄的介电层与第一介电层,以形成洞孔,以露出所述半导体基板;沉积一层第一多晶硅,所述第一多晶硅填满所述洞孔;在所述洞孔形成第一多晶硅插塞物;去除所述第二介电层以露出一部分的所述第一多晶硅插塞物;形成一层第二多晶硅;形成第三介电层侧壁间隔物;形成一层第三多晶硅;利用蚀刻技术回蚀刻所述第三多晶硅和第二多晶硅,以形成第三多晶硅侧壁间隔物与第二多晶硅侧壁间隔物;去除所述第三介电层侧壁间隔物。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于世界先进积体电路股份有限公司,未经世界先进积体电路股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/00133189.2/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top