[发明专利]用于快速WCDMA获取的方法和设备有效
| 申请号： | 00809829.8 | 申请日： | 2000-06-28 |
| 公开（公告）号： | CN1359563A | 公开（公告）日： | 2002-07-17 |
| 发明（设计）人： | S·萨卡 | 申请（专利权）人： | 高通股份有限公司 |
| 主分类号： | H04B1/707 | 分类号： | H04B1/707 |
| 代理公司： | 上海专利商标事务所 | 代理人： | 李玲 |
| 地址： | 美国加利*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 在WCDMA通信系统中用于快速获取的信号同步化的一种方法和设备,使用可变持续期取样累加、解码器估计值的有效性测试、以及对PERCH信道中多个同步信号同时解码。接收机(204)累加为可靠地确定时隙定时所需要的取样。直到时隙定时估计值通过有效性测试,才为帧定时估计值累加取样(304A、304B)。直到帧定时估计值通过有效性测试,才分析取样以确定信道的导频偏移。 | ||
| 搜索关键词： | 用于 快速 wcdma 获取 方法 设备 | ||
【主权项】：
1.一种接收信号的方法，所述方法包括下列步骤：a)通过设置主同步码(PSC)取样累加缓冲器和次同步码(SSC)取样累加缓冲器的存储值为零而对它们清零；b)把第一组所接收取样累加到所述PSC取样累加缓冲器中以形成一组PSC累加值；c)根据所述PSC取样累加缓冲器的内容形成第一时隙定时估计值；d)根据所述第一时隙定时估计值把第二组所接收取样累加到所述SSC取样累加缓冲器中以形成一组SSC累加值；e)把所述第二组所接收取样累加到所述PSC取样累加缓冲器中；f)执行测试，以确定所述第一时隙定时估计值的有效性；g)根据所述SSC取样累加缓冲器的内容执行第一SSC解码，并根据通过所述测试发现的第一时隙定时估计值的有效性产生一组SSC码符号；以及h)根据所述SSC码符号执行第二SSC解码，以产生SSC码字。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于高通股份有限公司，未经高通股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/00809829.8/，转载请声明来源钻瓜专利网。
- 上一篇：一种半导体器件及其制造方法与一种半导体器件安装结构
- 下一篇：线性电机
