[发明专利]保护可覆写式非易失性存储器免于数据毁损的装置及方法

摘要

一种用以保护可覆写式非易失性存储器免于数据毁损的装置及方法,该装置包括第一与第二组合逻辑、延迟电路、具重置功能的低位使能锁存器、与门和存储单元阵列。只要在储存于存储单元阵列内的BIOS完成所有开机动作,并启动特定的存储器读写程序满足第二组合逻辑内部预设条件,使得与门输出信号为逻辑“假”后,此时存储单元阵列将永远处于不可覆写的状态除非关闭电源后再启动电源,而无法再经由软件将存储单元阵列重新设定为可覆写状态。

主权项

1.一种用以保护可覆写式非易失性存储器免于数据毁损的装置，其特征在于包括：一第一组合逻辑，其输入端分别接收复数个第一输入信号，其输出端用以输出一存储器写入使能信号；一第二组合逻辑，其输入端分别接收复数个第二输入信号，其输出端用以输出一重置信号；一延迟电路，其输入端耦接一电源供应电压，其输出端用以输出一使能信号；一具重置功能的低位使能锁存器，其输入端分别耦接该电源供应电压及该延迟电路的输出端，其控制端耦接该第二组合逻辑的输出端，其输出端用以输出一输出信号；一与门，其输入端分别耦接该第一组合逻辑与该低位使能锁存器的输出端，其输出端用以输出一存储器覆写控制信号；以及一存储单元阵列，耦接该与门的输出端，用以储存数据讯息；其中，当该第一与该第二组合逻辑分别接收到的该第一与该第二输入信号满足其内部预设条件时，该第一与该第二组合逻辑会分别输出一设定为逻辑″真″的该存储器写入使能信号与该重置信号，反之若该第一与该第二组合逻辑分别接收到的该第一与该第二输入信号不满足其内部预设条件时，该第一与该第二组合逻辑会分别输出一设定为逻辑″假″的该存储器写入使能信号与该重置信号，并且当该存储器覆写控制信号为逻辑″假″时，该存储单元阵列是处于不可覆写的状态，反之当该存储器覆写控制信号为逻辑″真″时，该存储单元阵列是处于可覆写的状态。