[发明专利]电路板设计图的错误检测方法及其系统无效
| 申请号： | 01116020.9 | 申请日： | 2001-05-09 |
| 公开（公告）号： | CN1384365A | 公开（公告）日： | 2002-12-11 |
| 发明（设计）人： | 李明任 | 申请（专利权）人： | 华硕电脑股份有限公司 |
| 主分类号： | G01R31/02 | 分类号： | G01R31/02 |
| 代理公司： | 隆天国际专利商标代理有限公司 | 代理人： | 陈红,潘培坤 |
| 地址： | 台湾*** | 国省代码： | 台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种电路板设计图的错误检测方法,其包括提供多个连接信道(via)矩阵以及多个连线区域矩阵;逐一将上述一信道矩阵与其它信道矩阵比对,以输出产生部分重迭但是连线区域不相同的连接信道矩阵;以及逐一将上述一信道矩阵与上述连线区域矩阵比对,输出与上述连线区域的切割线部分重迭的连接信道矩阵。 | ||
| 搜索关键词： | 电路板 设计图 错误 检测 方法 及其 系统 | ||
【主权项】：
1.一种电路板设计图的错误检测方法，用于检测具有多个连线区域的一多层电路板设计图中是否有短路的情形，其中包含有下列步骤：取得该多层电路板设计图中所有的多个连接信道矩阵以及多个连线区域矩阵的参数数据，其中每一该连接信道有其隶属的一连线区域矩阵；逐一将这些连接信道中一连接信道矩阵与其它连接信道矩阵比对，以输出发生与其它连接信道位置部分重迭但非隶属相同连线区域的连接信道矩阵；以及逐一将这些连接信道中一连接信道矩阵与这些连线区域矩阵比对，以输出发生与这些连线区域的切割线位置部分重迭的连接信道矩阵。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于华硕电脑股份有限公司，未经华硕电脑股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/01116020.9/，转载请声明来源钻瓜专利网。
