[发明专利]阵列式电子接点可靠性的测试方法及其测试结构无效
| 申请号： | 01141798.6 | 申请日： | 2001-09-19 |
| 公开（公告）号： | CN1409123A | 公开（公告）日： | 2003-04-09 |
| 发明（设计）人： | 陈振贤;章厚昆 | 申请（专利权）人： | 赛迪科技股份有限公司 |
| 主分类号： | G01R31/00 | 分类号： | G01R31/00;G01R31/02;G01R31/26 |
| 代理公司： | 北京三友知识产权代理有限公司 | 代理人： | 李强 |
| 地址： | 台湾省*** | 国省代码： | 台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种阵列式电子接点可靠性的测试方法及其测试结构，其在一待测电子元件基板底部的第一接点群中，以螺旋状方式或有规律的连续式回路设计使每二毗邻的接点形成短路；并在一相对应的测试电路板基板表面的第二接点群中，以反螺旋状方式或有规律的反向连续式回路设计将其分组使每二毗邻的接点形成短路，且对应于待测电子元件第一接点群的短路则为开路；再利用复数导电接点导通第一接点群及第二接点群，进而依该测试电路板的分组路线而将偶数个导电接点串联成监测回路；连续测试每一该监测回路的电阻变化及其发生的异常事件，以据此判读得知某一特定监测回路的导电接点失效，达到导电接点多点式且为连续即时性的可靠性监控测试的功效。 | ||
| 搜索关键词： | 阵列 电子 接点 可靠性 测试 方法 及其 结构 | ||
【主权项】：
1.一种阵列式电子接点可靠性的测试方法，其特征是：包括下列步骤：(a)提供一待测电子元件，在该待测电子元件基板底部的第一接点群中，以螺旋状方式或有规律的连续式回路设计使每二毗邻的接点形成短路，以形成一简单且标准的有序结构设计；(b)提供一相对测试电路板，于该测试电路板的基板表面设有第二接点群，并以反螺旋状方式或有规律的反向连续式回路设计将其分组，使每二毗邻的接点形成短路，且其对应于该待测电子元件第一接点群的短路则为开路；(c)利用复数导电接点将该待测电子元件安装于该测试电路板上，并借该导电接点导通该第一接点群及第二接点群，进而依该测试电路板的分组而将偶数个导电接点串联成一回路以形成复数个监测回路，且每一该监测回路的一端为电流输入端，另一端则为接地端；以及(d)测试每一该监测回路的电阻变化。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于赛迪科技股份有限公司，未经赛迪科技股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/01141798.6/，转载请声明来源钻瓜专利网。
