[实用新型]带帧存储器的算术逻辑单元

摘要

本实用新型公开一种带帧存储器的算术逻辑单元,包括运算器,所述运算器的图像数据输入、输出端分别通过触发器与输入信号和输出信号相连;其特征是还包括帧存储器,所述帧存储器是一个将数据按帧结构自行组织的图像存储器,其地址信号端与计数器相连,计数器根据输入的视频同步时钟信号自动生成帧存储器地址,其数据输出端通过驱动器与运算器的模板数据输入端相连,其数据输入端是输入信号通过驱动器与之相连,为其提供数据输入。该算术逻辑单元可以通过编程的方式实现不同的算术逻辑运算,并由运算方式选择信号选择运算方式,实现帧存储器数据与输入数据自动按输入视频同步时钟信号实现算术逻辑运算。

主权项

1、一种带帧存储器的算术逻辑单元，包括运算器，所述运算器的图像数据输入、输出端分别通过触发器与输入信号(IN)和输出信号(OUT)相连；其特征是：还包括帧存储器，所述帧存储器是一个将数据按帧结构自行组织的图像存储器，其地址信号端与计数器(Counter)相连，计数器根据输入的视频同步时钟信号自动生成帧存储器地址，其数据输出端通过驱动器(Buffer)与运算器的模板数据输入端相连，其数据输入端是输入信号IN通过驱动器(Buffer)与之相连，为其提供数据输入。