[实用新型]改变数据存取速率的缓冲器及应用该缓冲器的系统

摘要

一种改变数据存取速率的缓冲器,可结合存储器,例如双倍数据速率同步动态随机存取存储器,来提高存储器系统的数据传输速率。这个缓冲器连接控制芯片组与多个存储器模块插槽,提供数据分解与组合的功能,以满足双边的数据传输接口,达到更高的数据传输速率。此缓冲器同时具有阻隔双边电气的功能。此缓冲器转换来自存储器模块的单一信号接口成为互补的来源同步信号,可达成高速率的数据传输。其应用的存储器系统可以结合数个这样的缓冲器,以达到更高效能的数据传输速率。

主权项

1、一种改变数据存取速率的缓冲器，其耦接至一高位存储器模块插槽、一低位存储器模块插槽以及一控制芯片组，该高位存储器模块插槽以及该低位存储器模块插槽接受一存储器时钟信号，其特征是，该缓冲器包括：一存储器端数据输出输入接口，其耦接至该高位存储器模块插槽以及该低位存储器模块插槽；一控制芯片组端数据输出输入接口，其耦接至该控制芯片组；一第一先进先出存储器，其耦接至该控制芯片组端数据输出输入接口以及该存储器端数据输出输入接口；一第二先进先出存储器，耦接至该控制芯片组端数据输出输入接口以及该存储器端数据输出输入接口；以及一缓冲器的控制信号发生单元，其耦接至该存储器端数据输出输入接口、该控制芯片组端数据输出输入接口、该第一先进先出存储器、该第二先进先出存储器以及该控制芯片组，其接受一缓冲器时钟信号以及一倍数缓冲器时钟信号，该缓冲器时钟信号与该存储器时钟信号的频率相同，该倍数缓冲器时钟信号的频率为该存储器时钟信号的频率的一预定倍数，该缓冲器的控制信号发生单元用于解读由该控制芯片组传送过来的一读写命令，进而产生一读写控制信号；其中该控制芯片组端数据输出输入接口所传输的数据速率为该存储器端数据输出输入接口所传输的数据速率的该预定倍数，该第一先进先出存储器以及该第二先进先出存储器作为不同数据速率间的缓冲，该读写控制信号控制该第一先进先出存储器以及该第二先进先出存储器，使该第一先进先出存储器接收由该控制芯片组端数据输出输入接口传送过来的一写入传输数据，进而将该写入传输数据传送给该存储器端数据输出输入接口，并使该第二先进先出存储器接收由该存储器端数据输出输入接口所传送过来的一读出传输数据，进而将该读出传输数据传送给该控制芯片组端数据输出输入接口。