[发明专利]测试集成电路晶片和晶片测试器间信号通路的方法和设备无效
申请号: | 01810946.2 | 申请日: | 2001-03-27 |
公开(公告)号: | CN1436307A | 公开(公告)日: | 2003-08-13 |
发明(设计)人: | R·G·惠藤;B·N·埃尔德里奇 | 申请(专利权)人: | 佛姆法克特股份有限公司 |
主分类号: | G01R31/316 | 分类号: | G01R31/316;G01R35/00 |
代理公司: | 上海专利商标事务所 | 代理人: | 李玲 |
地址: | 美国加利*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 通过使用互连结构连接参考晶片上相同排列的测试点测试连接集成电路(IC)测试器的输入/输出(I/O)端和晶片上IC芯片测试点的互连结构内的信号通路的连续性、短路和电阻。参考晶片内的导体将测试点群互相连接。测试器可随后通过在那些在参考晶片内的信号通路和互连导体的端口对之间发送测试信号来测试通过互连结构的信号通路的连续性。测试器内的参数测试单元也可通过将通过其I/O端口对上电压降大小与其在I/O端口对之间发送的电流大小进行比较来判定通过互连结构的信号通路的阻抗。 | ||
搜索关键词: | 测试 集成电路 晶片 信号 通路 方法 设备 | ||
【主权项】:
1.一种测试互连结构内信号通路的方法,其中的互连结构用于将集成电路(IC)测试器的端口与设置在被测试IC晶片上的第一测试点互相连接,该方法包括以下步骤:提供一参考晶片,在该晶片上有多个第二测试点,它们以基本类似于在所述IC晶片上所述第一测试点的排列方式排列,且有与所述第二测试点互连的导体;用所述的互连结构将每一个所述第二测试点与所述端口中的一个分开的端口互相连接;以及对所述的IC测试器编程,使它通过在所述互连结构内的所述信号通路和所述导体从一个所述的端口向另一个所述的端口发送测试信号。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于佛姆法克特股份有限公司,未经佛姆法克特股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/01810946.2/,转载请声明来源钻瓜专利网。
- 上一篇:用于转换因特网协议地址的装置和使用它的家庭网络系统
- 下一篇:信号传送系统