[发明专利]为优化测试技术和冗余技术而形成的半导体存储器件无效
| 申请号： | 02101900.2 | 申请日： | 2002-01-17 |
| 公开（公告）号： | CN1366308A | 公开（公告）日： | 2002-08-28 |
| 发明（设计）人： | 加藤大辅;平隆志;石冢研次;渡边阳二;吉田宗博 | 申请（专利权）人： | 株式会社东芝 |
| 主分类号： | G11C11/4063 | 分类号： | G11C11/4063;H01L27/10 |
| 代理公司： | 中国国际贸易促进委员会专利商标事务所 | 代理人： | 王永刚 |
| 地址： | 日本*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 提供的一种半导体存储器件是其中只是缺陷元件由行冗余元件替换以补偿缺陷,条件是如果多个元件中至少有一个在存储单元阵列中的多个元件同时启用的场合是有缺陷的,其构成包括配置成为可通过根据一个确定行冗余替换是否执行的信号(HITL,HITR)来防止字线状态信号(WLE)被接收而中断缺陷元件的操作的阵列控制电路(12),其中字线状态信号是经单信号线(13－1)输入到单元阵列部件(11A,11B)中的多个存储块(11A－1至11A－31,11B－1至11B－31)中。 | ||
| 搜索关键词： | 优化 测试 技术 冗余技术 形成 半导体 存储 器件 | ||
【主权项】：
1.一种半导体存储器件，其中在单元阵列部件中的多个元件同时启用的场合，如果所述多个元件中至少有一个是有缺陷的，则只是缺陷元件由行冗余元件替换以补偿缺陷，其构成包括：阵列控制电路，根据确定行冗余替换操作是否执行的信号通过禁止接收字线状态信号来中断缺陷元件的操作，其中字线状态信号经单信号线输入到单元阵列部件中的多个存储块中。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于株式会社东芝，未经株式会社东芝许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/02101900.2/，转载请声明来源钻瓜专利网。
- 上一篇：用于超高密度记录的垂直磁薄膜
- 下一篇：开关装置
