[发明专利]数据处理装置

摘要

本发明中对应于可执行特定种类指令的两个指令执行部设置了用于选择所输入的指令中的一个、并输出到各指令执行部的指令选择电路。2条指令总线连接在指令待机部。指令待机部和各指令选择电路的输入部由2条待机指令总线连接着。由控制部检出从指令总线来的指令中在哪个指令执行部都未被执行的指令，使该指令在指令先进先出电路中待机后，从指令待机总线输入到指令选择电路，使其选择下面的选择时间。由此，能够迅速地并行进行不同种类指令的处理。

主权项

1.一种数据处理装置，至少配置有超高速缓冲存储器，其特征在于该数据处理装置具有以下构成：地址发生装置，产生地址信号；时钟脉冲发生装置，其构成是以和由上述地址发生装置产生的地址信号的变化定时一致的定时产生地址同步时钟脉冲信号；超高速缓冲存储器控制装置，用在上述时钟脉冲发生装置生成的上述地址同步时钟脉冲信号，控制上述超高速缓冲存储器的存储动作定时。