[发明专利]电路装置的制造方法无效
申请号: | 02123153.2 | 申请日: | 2002-06-19 |
公开(公告)号: | CN1392600A | 公开(公告)日: | 2003-01-22 |
发明(设计)人: | 五十岚优助;坂本则明;小林义幸;中村岳史 | 申请(专利权)人: | 三洋电机株式会社 |
主分类号: | H01L21/60 | 分类号: | H01L21/60;H01L21/48;H05K3/00 |
代理公司: | 北京市柳沈律师事务所 | 代理人: | 杨梧,马高平 |
地址: | 日本*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 目前正在开发将具有导电图形的挠性板作为支撑基板采用,在其上边安装半导体元件,整体封装的半导体装置。这时会产生不能形成多层配线结构的问题、和在制造工序中绝缘树脂板的翘曲显著的问题。本发明采用以绝缘树脂2覆盖在导电膜3单面的绝缘树脂板1,在绝缘树脂2上形成通孔后,形成导电镀膜4,将导电镀膜4蚀刻形成的第一导电配线层5和多层连接的第二导电配线层6,实现多层配线结构。另外,半导体元件7固定在覆盖第一导电配线层5的外敷层树脂8上,由此,第一导电配线层5成精密图形,布线也自由。 | ||
搜索关键词: | 电路 装置 制造 方法 | ||
【主权项】:
1、一种电路装置的制造方法,其特征在于,包括:预备用绝缘树脂覆盖导电膜的表面而成的绝缘树脂板的工序;在所述绝缘树脂板的所需部位的所述绝缘树脂上形成通孔,选择性地露出所述导电膜背面的工序;在所述通孔及所述绝缘树脂表面形成导电镀膜的工序;将所述导电镀膜蚀刻为所需的图形,形成第一导电配线层的工序;在所述第一导电配线层上电绝缘地固定半导体元件的工序;将所述第一导电配线层及所述半导体元件用密封树脂层覆盖的工序;将所述第二导电膜蚀刻成所需的图形,形成第二导电配线层的工序;在所述第二导电配线层的所需部位形成外部电极的工序。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于三洋电机株式会社,未经三洋电机株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/02123153.2/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造