[发明专利]非易失性半导体存储装置

摘要

提供能避免干扰而不需要选择选通区域的高集成化和低电压驱动的非易失性半导体存储装置。非易失生半导体存储装置具有存储单元阵列区域，该存储单元阵列区域使得在列方向行方向上，分别排列有若干个包含通过字选通和控制选通而被控制的存储单元100。存储单元阵列区域，具有在行方向B上被分割的、在所谓纵向方向的列方向A上的若干扇区，其中每个都具有分别沿列方向A的多个各列排列的若干存储单元100。控制选通驱动部，具有分别与该若干扇区中的每个相对应的若干控制选通驱动器300、301。

主权项

1.一种非易失性半导体存储装置，其特征在于：具有存储单元阵列区域，该存储单元阵列区域使得：分别在相交叉的列方向和行方向中，排列了具有一个字选通、由第1、第2控制选通控制的第1、第2非易失性存储元件的存储单元，控制选通驱动部，用于驱动所属存储单元阵列区域内的所述若干存储单元的各个所述第1、第2控制选通，所述存储单元阵列区域具有在所述行方向上分割的若干扇区，所述控制选通驱动部，具有分别对应所述若干扇区中的每一个的若干控制选通驱动器，所述若干控制选通驱动器中的每一个，都可能对相应的一个扇区内的所述第1、第2控制选通电压进行设置，这种电压设置与其它扇区无关。