[发明专利]减小结电容的SOI器件有效
| 申请号： | 02811244.X | 申请日： | 2002-05-20 |
| 公开（公告）号： | CN1516903A | 公开（公告）日： | 2004-07-28 |
| 发明（设计）人： | 古川俊治 | 申请（专利权）人： | 国际商业机器公司 |
| 主分类号： | H01L29/786 | 分类号： | H01L29/786 |
| 代理公司： | 中国国际贸易促进委员会专利商标事务所 | 代理人： | 王永刚 |
| 地址： | 美国*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种硅/绝缘体(SOI)场效应晶体管(FET)包含硅衬底，其硅层在氧化物埋层上，氧化物埋层有掺杂区和未掺杂区。掺杂区的介电常数不同于未掺杂区。硅层中还有一本体区将硅层中的源/漏区分开。源/漏区安排在掺杂区上面，而本体区安排在未掺杂区上面。栅介电层在本体区上面，而栅导体层在栅介电层上面。 | ||
| 搜索关键词： | 减小 电容 soi 器件 | ||
【主权项】：
1.一种硅/绝缘体(SOI)场效应晶体管(FET)包含：硅衬底(300)，其硅层(310)在氧化物埋层(305)上面，氧化物埋层具有掺杂区(380)和未掺杂区(305)，所述未掺杂区的介电常数不同于所述掺杂区的介电常数；在所述硅层中的源/漏区(365)，由所述硅层中的本体区(370)分开，所述源/漏区安排在所述掺杂区上面，而所述本体区安排在所述未掺杂区上面；以及在所述本体区上面的栅介电层(325)和在所述栅介电层上的栅极(330)。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于国际商业机器公司，未经国际商业机器公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/02811244.X/，转载请声明来源钻瓜专利网。
- 上一篇：用于双栅极逻辑器件的中间制品
- 下一篇：高分子电解质型燃料电池
- 同类专利
- 专利分类
