[发明专利]积层电容工艺与结构

摘要

本发明公开了一种积层电容工艺与结构，先提供一衬底层，并利用高速物理金属沉积方式以形成多层电极层，并利用介电材料涂覆的方式以形成多层介电层，而电极层与介电层相互交替堆叠，以构成一积层电容结构。此外，电极层的两侧形成一对端部电极，此对端部电极分别与电极层电连接，而端部电极所暴露出的表面形成一表面金属层，可预防端部电极的表面受到氧化。如此，电极层与介电层之间的接合性可改善，而介电层的厚度均匀比率可维持在±10％之间，且相邻二电极层的相对偏移量可小于100微米，以达到所需的积层电容的标准电容值。

主权项

1.一种积层电容工艺，至少包括下列步骤：(1)提供一衬底层；(2)形成图案化的一第一掩模层于该衬底层的表面，其中该第一掩模层包含至少一层的结构；(3)以高速物理金属沉积的方式，形成一第一电极层于该第一掩模层所暴露出的该衬底层的表面；(4)去除该第一掩模层的至少一层的结构；(5)以介电材料涂覆的方式，形成一第一介电层于该第一电极层及该衬底层之上；(6)形成图案化的一第二掩模层于该第一介电层的表面，其中该第二掩模层包含至少一层的结构；(7)以高速物理金属沉积的方式，形成一第二电极层于该第二掩模层所暴露出的该第一介电层的表面，其中该第二电极层及该第一电极层至少部分重叠；(8)去除该第二掩模层的至少一层的结构；以及(9)以介电材料涂覆的方式，形成一第二介电层于该第二电极层及该第一介电层之上。