[发明专利]嵌入式DRAM阵列的测试方法无效
| 申请号： | 200310103455.8 | 申请日： | 2003-11-03 |
| 公开（公告）号： | CN1499533A | 公开（公告）日： | 2004-05-26 |
| 发明（设计）人： | L·S·查德威克;W·R·科尔宾;J·H·德雷拜尔贝斯;B·R·凯斯勒;E·A·纳尔逊;T·E·奥布雷姆斯基;齐藤俊晴;D·L·威特尔 | 申请（专利权）人： | 国际商业机器公司 |
| 主分类号： | G11C29/00 | 分类号： | G11C29/00 |
| 代理公司： | 北京市中咨律师事务所 | 代理人： | 于静;李峥 |
| 地址： | 美国*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种测试DRAM的方法和系统，该DRAM包含多个DRAM块。该方法包含：在一个基于处理器的内置自测试系统中产生一个测试数据模式；对每个DRAM块，将该测试数据模式写入该DRAM块，暂停一段预先确定的时间并从该DRAM块中读出结果数据模式；其中对于每个DRAM块，将测试模式写入DRAM块是在暂停一段预先确定的时间之前进行的，而从DRAM块中读出结果数据模式是在暂停一段预先确定的时间之后进行的；而且其中两个或更多个DRAM块的预先确定的暂停时间段至少有一部分在时间上是重叠的。 | ||
| 搜索关键词： | 嵌入式 dram 阵列 测试 方法 | ||
【主权项】：
1.一种测试DRAM的方法，该DRAM包含多个DRAM块，该方法包含：在一个基于处理器的内置自测试系统中产生一个测试数据模式；对每个DRAM块，将所述测试数据模式写入所述DRAM块，暂停一段预先确定的时间并从所述DRAM块中读出结果数据模式；其中对每个DRAM块，将所述测试模式写入所述DRAM块是在所述暂停一段预先确定的时间之前进行的，从所述DRAM块中读出所述结果数据模式是在所述暂停一段预先确定的时间之后进行的；而且其中两个或更多个所述DRAM块的所述预先确定的暂停时间段至少有一部分在时间上是重叠的。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于国际商业机器公司，未经国际商业机器公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200310103455.8/，转载请声明来源钻瓜专利网。
- 上一篇：非易失性存储器系统内纠错码的混合实现
- 下一篇：显示器
