[发明专利]半导体器件及其制造方法无效

专利信息
申请号: 200410069773.1 申请日: 2004-07-19
公开(公告)号: CN1591904A 公开(公告)日: 2005-03-09
发明(设计)人: 福村达也;池田良广;鸣海俊一;武末出美 申请(专利权)人: 株式会社瑞萨科技
主分类号: H01L29/78 分类号: H01L29/78;H01L27/115;H01L27/105;H01L21/8247;H01L21/8239
代理公司: 北京市金杜律师事务所 代理人: 王茂华
地址: 日本*** 国省代码: 日本;JP
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明涉及减小尺寸的具有非易失存储器的半导体器件。在具有AND型快闪存储器中,多个非易失存储单元具有有多个第一电极、与多个第一电极交叉的多个字线以及多个浮置栅极,所述浮置栅极设置在分别位于多个相邻第一电极之间的部分上且在平面图上与多个字线重叠,多个浮置栅极形成为横截面为凸起状,并且比第一电极高。结果是,即使减小非易失存储单元的尺寸,也可以很容易地处理浮置栅极。此外,可以提高字线的浮置栅极和控制栅极之间的耦合比而不增加由非易失存储单元所占据的面积。
搜索关键词: 半导体器件 及其 制造 方法
【主权项】:
1.一种半导体器件,包括:半导体衬底;和多个非易失存储单元,具有设置在所述半导体衬底上方的多个第一电极、设置在所述半导体衬底上方并与多个所述第一电极交叉设置的多个第二电极,以及用于电荷积累的多个第三电极,多个所述第三电极设置在分别位于多个所述相邻第一电极之间并在平面图上与多个所述第二电极重叠的位置,其中所述第三电极设置在与所述半导体衬底、所述第一电极和所述第二电极绝缘的状态中,并且每个所述第三电极处于所述半导体衬底和所述第二电极之间,并且在与所述半导体衬底的主表面相交的方向所述第三电极的每个横截面形状是凸起状,以便其高度大于所述第一电极的高度。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于株式会社瑞萨科技,未经株式会社瑞萨科技许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/200410069773.1/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top