[发明专利]设计布局及掩膜的制作方法和系统、半导体器件的制造方法有效
| 申请号： | 200410099747.3 | 申请日： | 2004-12-16 |
| 公开（公告）号： | CN1645377A | 公开（公告）日： | 2005-07-27 |
| 发明（设计）人： | 小谷敏也;野岛茂树;姜帅现;出羽恭子;小川龙二;田中聪;井上壮一;高川裕隆 | 申请（专利权）人： | 株式会社东芝 |
| 主分类号： | G06F17/50 | 分类号： | G06F17/50;H01L21/82 |
| 代理公司： | 北京市中咨律师事务所 | 代理人： | 李峥;于静 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种通过使设计规则、工艺邻近效应修正(process proximity correction)参数和工艺参数的至少1个最优化制作设计布局的方法，包括：根据设计布局和工艺参数计算加工图形形状(processed pattern shape)的工序；抽取相对于所述加工图形形状的评价值不满足指定的公差(tolerance)的危险部位(dangerous spot)的工序；根据包含在所述危险部位的图形生成所述设计布局的修正指导的工序；根据所述修正指导进行与所述设计布局的所述危险部位对应的部分的修正的工序。 | ||
| 搜索关键词： | 设计 布局 制作方法 系统 半导体器件 制造 方法 | ||
【主权项】：
1.一种设计布局制作方法，是通过使设计规则、工艺邻近效应修正(process proximity correction)参数和工艺参数的至少1个最优化而制作设计布局的方法，包括：根据设计布局和工艺参数计算加工图形形状(processed patternshape)；抽取对所述加工图形形状的评价值不满足指定的公差(tolerance)的危险部位(dangerous spot)；根据包含在所述危险部位的图形生成所述设计布局的修正指导；根据所述修正指导对与所述设计布局的所述危险部位对应的部分进行修正。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于株式会社东芝，未经株式会社东芝许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200410099747.3/，转载请声明来源钻瓜专利网。
- 上一篇：一种汽车内制取饮用热水的方法和装置
- 下一篇：平直度测量辊
