[发明专利]低电压NMOS基静电放电箝位电路有效
| 申请号： | 200480003835.7 | 申请日： | 2004-02-04 |
| 公开（公告）号： | CN1748309A | 公开（公告）日： | 2006-03-15 |
| 发明（设计）人： | 迈克尔·贝尔德;理查德·T·艾达;詹姆斯·D·怀特菲尔德;许洪忠;索潘·乔施 | 申请（专利权）人： | 飞思卡尔半导体公司 |
| 主分类号： | H01L23/62 | 分类号： | H01L23/62 |
| 代理公司： | 中国国际贸易促进委员会专利商标事务所 | 代理人： | 张浩 |
| 地址： | 美国得*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明揭示了用于低压静电放电箝位电路的系统和方法。结合p型阱和电阻的晶体管(201)可以被用作低压ESD箝位电路，其中晶体管(201)的主体(202)通过电阻器(206)耦合到源极(204)，从而降低了DC泄漏电流并在使晶体管(201)的闩锁效应最小的同时保持有效的ESD性能。 | ||
| 搜索关键词： | 电压 nmos 静电 放电 箝位 电路 | ||
【主权项】：
1、一种p型阱和电阻相连的晶体管，包括：衬底；所述衬底中的隔离结构；邻近所述隔离结构的隔离层；邻近所述隔离层和隔离结构的阱；所述阱中的第一掺杂区；邻近所述第一掺杂区并形成主体的第一导电端子；所述阱中的第二掺杂区；邻近所述第二掺杂区并形成源极的第二导电端子；邻近所述阱的电介质层；邻近所述电介质层的、形成栅极的第三导电端子；所述阱中的第三掺杂区；邻近所述第三掺杂区并形成漏极的第四导电端子；和耦合在第一导电端子和第二导电端子之间的电阻元件。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于飞思卡尔半导体公司，未经飞思卡尔半导体公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200480003835.7/，转载请声明来源钻瓜专利网。
