[发明专利]具凸出端电极多电路元件晶片的制造方法无效

专利信息
申请号: 200510002893.4 申请日: 2005-01-28
公开(公告)号: CN1812004A 公开(公告)日: 2006-08-02
发明(设计)人: 曹茂松;江财宝 申请(专利权)人: 大毅科技股份有限公司
主分类号: H01C7/00 分类号: H01C7/00;H01L21/00;H05K13/00
代理公司: 北京林达刘知识产权代理事务所 代理人: 刘新宇
地址: 台湾省桃园县芦竹*** 国省代码: 中国台湾;71
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明是一种具凸出端电极多电路元件晶片的制造方法,先形成一覆盖基板上表面、下表面与穿孔内壁面的绝缘层,基板具有多个呈矩阵排列且分别于其上表面间隔并列数条导电区块的基体,两相邻导电区块间的左、右两端设置贯穿基体上、下表面的穿孔,而后纵向分割基板成多个条状体,并于条状体的左、右侧壁面中溅镀形成侧面电极,其后再分割条状体成独立基体,最后电镀基体以于各侧面电极上形成一端电极。本发明可达到可维持两相邻电极间距离的功效,进而可避免串音与短路情况发生,以提升产品的良率。同时,可使得产品更可缩小,以符合产品微小化的趋势。
搜索关键词: 凸出 极多 电路 元件 晶片 制造 方法
【主权项】:
1、一种具凸出端电极多电路元件晶片的制造方法,其特征在于该方法包含以下步骤:步骤一:提供一基板,该基板界定多条横向线与多条纵向线以区隔成多个呈矩阵排列的基体,各该基体的上表面由左而右并列间隔地延伸数条导电区块,且各该基体分别于各该导电区块中两相邻导电区块的间隔区域左、右两端设置一贯穿该基体上、下表面的穿孔,该穿孔更位于该对应纵向线上;步骤二:形成一覆盖该基板的上表面、下表面与该穿孔内壁面的绝缘层;步骤三:沿该纵向线分割该基板成多个条状体;步骤四:溅镀于该条状体的左、右侧壁面中未形成该绝缘层的剩余壁面上,以形成多个导接对应的导电区块的左、右端的侧面电极;步骤五:沿该横向线分割该条状体成该独立基体;及步骤六:电镀该基体,以于各该侧面电极上形成一端电极。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于大毅科技股份有限公司,未经大毅科技股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/200510002893.4/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top